M. · E N

U

Previous Doc

Next Doc

Go to Doc#

First Hit

1 1131 11

Generate Collection

L13: Entry 1 of 5

File: JPAB

Aug 23, 2002

PUB-NO: JP02002237186A

DOCUMENT-IDENTIFIER: JP 2002237186 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: August 23, 2002

INVENTOR-INFORMATION:

NAME

COUNTRY

HORIGUCHI, SHINJI

AOKI, MASAKAZU

ITO, KIYOO

NAKAGOME, YOSHINOBU

IKENAGA, SHINICHI

ETO, JUN

MIYAKE, NORIO

NODA, TAKAAKI

TANAKA, HITOSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

HITACHI ULSI SYSTEMS CO LTD

APPL-NO: JP2001355488 APPL-DATE: March 17, 1989

INT-CL (IPC): $\underline{\text{G11}}$ $\underline{\text{C}}$ $\underline{\text{11}}/\underline{\text{407}}$; $\underline{\text{G05}}$ $\underline{\text{F}}$ $\underline{\text{3}}/\underline{\text{24}}$; $\underline{\text{G11}}$ $\underline{\text{C}}$ $\underline{\text{11}}/\underline{\text{401}}$; $\underline{\text{G11}}$ $\underline{\text{C}}$ $\underline{\text{29}}/\underline{\text{00}}$; $\underline{\text{H01}}$ $\underline{\text{L}}$

21/8242; HO1 L 27/108

ABSTRACT:

PROBLEM TO BE SOLVED: To stabilize operation of an $\underline{\text{internal voltage}}$ generating circuit.

SOLUTION: This device has a first power source terminal and a second power source terminal for receiving external voltage, an internal voltage generating circuit generating internal voltage from the external voltage based on a potential supplied to the first power source terminal as reference, and an internal circuit operated making the internal voltage as a power source. The internal voltage generating circuit comprises a reference voltage generating circuit generating reference voltage formed based on a potential supplied to the first power source terminal as reference, and a drive circuit supplying the internal voltage formed based on the reference voltage to the internal circuit, the reference voltage generating circuit is arranged near the first power source

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-237186 (P2002-237186A)

(43)公開日 平成14年8月23日(2002.8.23)


(51) Int.CL'		識別記号 FI				テーマコード(参考)				
G11C	11/407			G 0 5	5 F	3/24		В	5F083	
G05F	3/24	•		G 1 1	ı C	29/00		671Z	5 H 4 2 0	
G11C	11/401					11/34		354F	5 L 1 0 6	
	29/00	671						371K	5 M O 2 4	
H01L	21/8242							371A		
	·		審查請求	有	前汉	マダス (項の数14	OL	(全 39 頁)	最終頁に続く	
(21)出願番号		特羅2001-355488(P2001-	-355488)	(71)	出願	ሊ 000005	108			
(62)分割の表示		特顧2000-139396(P2000-	-139396)の			株式会	社日立	製作所		
		割			東京都千代田区神田駿河合四丁目 6 番地					
(22) 出顧日		平成1年3月17日(1989.3	. 17)	(71)	出真。	人 000233	169			
						株式会	株式会社日立超エル・エス・アイ・システ			
						ムズ				
						東京都	東京都小平市上水本町5丁目22番1号			
				(72)	2)発明者	者 堀口	真志			
						東京都	東京都国分寺市東郊ケ亀1丁目280番地			
						株式会	社日立	製作所中央研	究所内	
				(74)	代理.	人 100075	096			
						弁理士	作田	康夫		
									最終頁に続く	

(54) 【発明の名称】 半導体装置

の安定との両立が図られる。

(57)【要約】

【課題】 内部電圧発生回路の動作の安定化を図る。 【解決手段】 外部電圧を受けるための第1電源端子及 び第2電源端子と、前記第1電源端子に供給される電位 を基準にして前記外部電圧から内部電圧を発生する内部 電圧発生回路と、前記内部電圧を電源として動作する内 部回路とを有し、前記内部電圧発生回路は、前記第1電 源端子に供給される電位を基準にして形成される基準電 圧を発生する基準電圧発生回路と、前記基準電圧に基づ いて形成した前記内部電圧を前記内部回路に供給する駆 動回路とを含み、前記基準電圧発生回路は前記第1電源 端子の近傍に配置されてなるとともに、前記駆動回路は 前記内部回路の近傍となるように前記基準電圧発生回路 から離間して配置され、前記基準電圧発生回路の出力す る前記基準電圧は、前記駆動回路に対して基準電圧分配 用配線により供給されることを特徴とする半導体装置。 【効果】 安定な基準電圧の発生と、内部電圧のレベル



【特許請求の範囲】

【請求項1】第1電位を受けるための第1電源端子と、 前記第1電位より高い第2電位を受けるための第2電源 端子と、

前記第1及び第2電位を受けて内部電位を発生する内部 電位発生回路と、

前記内部電位及び前記第1電位を受けて動作する内部回 路とを具備し、

前記内部電位発生回路は、前記第1電源端子と第1配線 を介して接続され前記第1電位を基準にして形成される 基準電位を発生する基準電位発生回路と、前記第1電源 端子と第2配線を介して接続され前記基準電位及び前記 第1電位を受けて形成された前記内部電位を前記内部回 路に供給するための駆動回路とを含み、

前記駆動回路と前記基準電位発生回路との間の前記基準 電位が供給される配線の長さは、前記第1配線及び前記 駆動回路と前記内部回路とを接続する配線より長く、

前記第1配線と前記第2配線は、前記第1電源端子の配線 の取り出し部から分離されることを特徴とする半導体装

【請求項2】請求項1において、

前記半導体装置は、前記第1電位を受けるための第3電 源端子を更に具備し、

前記内部回路は、前記第3電源端子と第3配線を介して 接続されることを特徴とする半導体装置。

【請求項3】請求項1又は2において、

前記駆動回路は、前記基準電圧を一方の入力端子に受け る差動増幅器と、前記差動増幅器の出力する信号に基づ いてゲートが制御され前記内部電圧を出力する出力MO SFETと、前記出力MOSFETの出力に基づく信号 30 を前記差動増幅器の他方の入力端子に入力する帰還手段 とを含むことを特徴とする半導体装置。

【請求項4】請求項1から3の何れか一つにおいて、 前記内部回路は、複数のワード線と複数のデータ線の交 点に夫々設けられるメモリセルと、前記複数のデータ線 の夫々に対応して設けられる複数のセンスアンプとを更 に具備し、

前記複数のセンスアンプは、前記内部電位及び前記第1 電位が供給されることを特徴とする半導体装置。

【請求項5】請求項2から4の何れか一つにおいて、 前記第1から第3電源端子の夫々は、ボンディングパッ トであることを特徴とする半導体装置。

【請求項6】第1電位を受けるための第1電源端子と、 前記第1電位より高い第2電位を受けるための第2電源 端子と、

前記第1及び第2電位を受けて内部電位を発生する内部 電位発生回路と、

前記内部電位及び前記第1電位を受けて動作する第1及 び第2内部回路とを具備し、

前記内部電位発生回路は、前記第1電源端子と第1配線 50 路とを具備し、

を介して接続され前記第1電位を基準にして形成される 基準電位を発生する基準電位発生回路と、前記第1電源 端子と第2配線を介して接続され前記基準電位及び前記 第1電位を受けて形成される前記内部電位を前記第1内 部回路に供給するための第1駆動回路と、前記第1電源 端子と第3配線を介して接続され前記基準電位及び前記 第1電位を受けて形成される前記内部電位を前記第1内

路と前記第1内部回路を接続するための配線より長く、 前記基準電位発生回路と前記第2駆動回路とを接続する ための配線の長さは、前記第1配線及び前記第2駆動回 路と前記第1内部回路とを接続するための配線より長

前記第1配線と前記第2配線は、前記第1電源端子の配線 の取り出し部から分離され、

前記第1配線と前記第3配線は、前記第1電源端子の配 線の取り出し部から分離されることを特徴とする半導体 20 装置。

【請求項7】請求項6において、

前記半導体装置は、前記第1電位を受けるための第3電 源端子を更に具備し、

前記第1及び第2内部回路は、前記第3電源端子と第3 配線を介して接続されることを特徴とする半導体装置。 【請求項8】請求項6又は7において、

前記第1及び第2駆動回路の夫々は、前記基準電圧を一 方の入力端子に受ける差動増幅器と、前記差動増幅器の 出力する信号に基づいてゲートが制御され前記内部電圧 を出力する出力MOSFETと、前記出力MOSFET の出力に基づく信号を前記差動増幅器の他方の入力端子 に入力する帰還手段とを含むことを特徴とする半導体装

【請求項9】請求項6から8の何れか一つにおいて、 前記第1内部回路は、複数のワード線と複数のデータ線 の交点に夫々設けられるメモリセルと、前記複数のデー 夕線の夫々に対応して設けられる複数のセンスアンプと を更に具備し、

前記複数のセンスアンプは、前記内部電位及び前記第1 40 電位が供給されることを特徴とする半導体装置。

【請求項10】請求項7から9の何れか一つにおいて、 前記第1から第3電源端子の夫々は、ボンディングパッ トであることを特徴とする半導体装置。

【請求項11】第1電位を受けるための第1及び第2電 源端子と、

第2電位を受けるための第3電源端子と、

前記第1及び第2電位を受けて内部電位を発生する内部 電位発生回路と、

前記内部電位及び前記第1電位を受けて動作する内部回

部回路に供給するための第2駆動回路とを含み、 前記基準電位発生回路と前記第1駆動回路とを接続する 10 ための配線の長さは、前記第1配線及び前記第1駆動回

前記内部電位発生回路は、前記第1電源端子と第1配線 を介して接続され前記第1電位を基準にして形成される 基準電位を発生する基準電位発生回路と、前記基準電位 及び前記第1電位を受けて前記内部電位を前記内部回路 に供給するための駆動回路とを含み、

前記駆動回路と前記基準電位発生回路との間の前記基準 電位が供給される配線の長さは、前記第1配線及び前記 駆動回路と前記内部回路とを接続する配線より長く、 前記内部回路は、前記第2電源端子と第2配線を介して 接続されることを特徴とする半導体装置。

【請求項12】請求項11において、

前記駆動回路は、前記第1電源端子と第3配線を介して 接続され、

前記第1配線と前記第3配線は、取り出し部から分離され ることを特徴とする半導体装置。

【請求項13】請求項1から12の何れか一つにおい

前記第1電位は、接地電位であることを特徴とする半導 **仏装置**。

【請求項14】請求項1から13の何れか一つにおい

前記半導体装置は、ダイナミック形メモリであることを 特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば、16Mビ ット以上の記憶容量をもつ、ダイナミックメモリのよう な、超大規模集積回路に関する。

[0002]

【従来の技術】半導体集積回路内で、外部電源電圧や温 30 り立つ。 度による変動の少ない、安定な基準電圧が必要になるこ とがある。LSIの電圧リミッタについては、たとえ *

$$I_{90} = (\beta_{90}/2) \cdot (-V_{TD})^{2} \qquad \cdots (1)$$

$$I_{90} = (\beta_{91}/2) \cdot (V_{99} - V_{TE})^{2} \qquad \cdots (2)$$

$$I_{91} = (\beta_{92}/2) \cdot (V_{99} - V_{R} - V_{TD})^{2} \qquad \cdots (3)$$

$$I_{91} = (\beta_{93}/2) \cdot (-V_{TD})^{2} \qquad \cdots (4)$$

ここでVggはノード99の電圧、VtB, VtDはそれぞれ EMOS, DMOSのしきい値電圧(VIIS)O, VIIS 0) 、β90, β91, β92, β93はそれぞれQ90, Q91, ※

 $V_R = V_{IE} - (1 + (\beta_{90}/\beta_{91}) - (\beta_{93}/\beta_{92})) \cdot V_{ID}$... (5)

ここでβ90およびβ93が十分に小さいか、あるいはβ90 /β91=β93/β92となるように各MOSFETの定数★

$$V_R = V_{T\,E} - V_{T\,D}$$

となる。すなわち、出力電圧VRとしてEMOSとDM OSとのしきい値電圧の差の電圧が得られ、これは外部 電源VccやVaaの電圧に依存しない安定な電圧である。 【0006】近年、半導体装置の高集積化が進むにつれ て、半導体素子の微細化に伴う耐圧の低下が問題になっ てきた。この問題は半導体装置の電源電圧を下げれば解 決できるが、これは外部インタフェースの関係で必ずし☆50 テート・サーキッツ,第22巻,第3号,第437頁か

*ば、アイ・エス・エス・シー・シー・ダイジェスト・オ ブ・テクニカル・ペーパーズ、第272頁から第273 頁,1986年2月(ISSCC Digest of Technic al Papers, pp. 272-273, Feb. 1986) など がある。最後の論文において述べられているように、D RAM (ダイナミックランダムアクセスメモリ) 等のメ モリLSIにおいては、外部電源電圧よりも低い電圧を LSIチップ上に設けた回路(電圧リミッタ)で発生 し、それを電源として用いることがある。この内部電源 10 電圧は、メモリ動作を安定にするために、外部電源電圧 や温度による変動の少ない安定した電圧である必要があ り、そのためには安定な基準電圧が必要である。また、 アナログ回路を内蔵したLSIでは、参照用の電圧とし て安定した基準電圧を必要とする場合が多い。

【0003】このような要求に応える基準電圧発生回路 としては、たとえば米国特許第3975648号や第4 100437号などで提案されている回路がある。図7 にその回路図を示す。これは、Hチャネルのエンハンス メント形MOSFET(以下EMOSと略す)とデプリ 20 ーション形MOSFET (以下DMOSと略す)とのし きい値電圧の差を利用して、安定な電圧を得る回路であ る。図中、Q91がEMOS、Q90, Q92, Q93がDMO Sであり、Vcc, VBBはそれぞれ正電圧, 負電圧の外部 電源である。EMOSとDMOSとのしきい値電圧の差 が出力電圧VRとなる。以下、この回路の動作を説明す

【0004】Q90, Q91に流れる電流を I90, Q92, Q 93に流れる電流を I 91とする。4つのMOSFETがい ずれも飽和領域で動作しているとすると、次の4式が成

[0005]

★を定めれば、

※Q92, Q93のコンダクタンス係数である。(1)~ (4)式より、

... (6)

☆も好ましくない。そこで、外部から印加する電源電圧は 従来のまま (たとえばTTL (transistor transistor logic) コンパチブルの場合は5V) としておき、それ よりも低い電圧 (たとえば3V) の内部電源を半導体装 置内で作るという方法が提案されている。たとえばアイ ・イー・イー・イー、ジャーナル・オブ・ソリッド・ス

ら第441頁, 1987年6月 (IEEE Journal of Solid-State Circuits, Vol. SC-22, No. 3, pp. 437-441, June 1987) には、この方法 をDRAM (ダイナミックランダムアクセスメモリ) に 適用した例、および外部電源から内部電源を発生するた めの回路(電圧リミッタ回路)について記述されてい る.

【0007】図7(b)に上記文献に記載されている電 圧リミッタ回路の回路図を示す。図中、VLが電圧リミ ッタ回路であり、基準電圧発生回路VRと駆動回路Bか ら成る。Zは電圧リミッタの負荷、すなわち電圧リミッ タの出力電圧VLを電源として動作する回路である。基 準電圧発生回路V_Bは、外部電源電圧V_{CC}や温度による 変動の少ない安定な電圧VRを発生する。駆動回路B は、電圧値がVRと同じで駆動能力の大きい電圧VLを発 生する回路であり、Q106~Q111から成る差動増福器D Aと出力MOSトランジスタQ112から成る。差動増幅 器DAの2個の入力端子のうち、一方にはVaが接続さ れ、他方には出力VLが帰還されているので、この回路 は出力VLが入力VRに追随するように動作する。出力V Lの駆動能力は、出力MOSトランジスタQ112のチャネ ル幅によって決まる。したがって、Q112のチャネル幅 を負荷の消費電流に見合った大きさを設計しておけば、 安定な内部電源電圧VLを負荷に供給することができ る.

[0008]

【発明が解決しようとする課題】上記した従来技術に基 づいて、本発明者らが、具体的な超大規模集積回路(例 えば、DRAMでいえば、16Mbit以上のLSI)に ついて、詳細に検討したところ、次に詳説する問題点を 発見した。この問題は大きくわけて、基準電圧発生回路 に関するものと、電圧リミッタ回路に関するものと、こ れらのテストに関するものである。

【0009】まず、上記図7 (a) に示した従来技術の 問題点は、EMOSとDMOSという性質の異なるデバ イスを用いるため、それらの特性を合せるのが難しいこ とである。上の説明では簡単のため特性が同じとした が、実際にはコンダクタンス係数8,8の温度依存性d β/dT、しきい値電圧の温度依存性d V_T/dT等の 特性がかなり異なる。これは以下に述べるような理由に 40 より、EMOSとDMOSとのしきい値電圧差VTE-V エロをかなり大きくしなければならないからである。

【0010】EMOSはゲート・ソース間電圧が0Vの ときには確実に非導通状態にならなければならない。そ のためには、そのしきい値電圧VIEは、製造ばらつきや サブスレッショルド特性を考慮すると、かなり高く(た とえばVIE≥0.5V) 設定する必要がある。また、D MOSは式(1)および(4)で示されるように電流源 として用いられる場合があるので、電流値のばらつきを

り大きく (たとえば Vτο ≤-1.5 V) 設定しなければ ならない。したがってVIE-VIDはかなり大きく(たと えばVTE-VTD≥2V)なり、これはMOSFETのチ ャネル領域の不純物プロファイルが大幅に異なることを 意味する。これによって、上で述べたようなMOSFE Tとしての特性の不一致が生ずる。本発明の1つの目的 は、上記問題点を解決し、ブプリーション形のFETを 用いない基準電圧発生回路を提供することにある。

【0011】上記図7 (b) に示す従来技術の第1の問 題点は、電圧リミッタ回路の動作の安定性について考慮 されていないことである。一般に、図7(b)の駆動回 路Bのような帰還のかかった増幅器は、十分な位相余裕 があるように設計しなければ、動作が不安定になる。こ れを図2(a),(b)を用いて説明する。帰還をかけ ないときの増幅器の周波数対利得および周波数対位相の 関係が図のようになっていたとすると、利得が0dBに なる周波数において、位相遅れが180°にどれだけ余 裕があるかを示す数値が、位相余裕である。位相余裕が 負であれば帰還増幅器は発振するし、正であっても余裕 が小さい場合、動作が不安定になる。一般に安定に動作 するためには位相余裕は45°以上必要であると言われ ている。そのためには、周波数対利得の特性が折れ曲が る点 (ポール) のうち、2番目の点P2 (傾きが6 dB /cctから12dB/octに変わる点) における利得が0 d B以下でなければならない。電圧リミッタ回路は、内 部回路に安定な内部電源電圧を供給するのがその使命で あるから、発振したり動作が不安定になったりしてはな らないのはもちろんのことである。

【0012】この問題に対する対策としては、位相遅れ を補償する各種の方法が、たとえばポール・アール・グ レイ、ロバート・ジー・マイヤー共著、アナリシス・ア ンド・デザイン・オブ・アナログ・インテグレーテッド ・サーキッツ、第2版、ジョン・ウィリー・アンド・サ ンズ社 (Paul R. Gray and Robert G. Meyer: Ana lysys and Design of Analog Intergrated Circuit s, 2nd Ed., JohnWiley and sons Inc. に示され ている。しかし、位相補償を実際の半導体装置の電圧リ ミッタ回路に適用するには、次のような問題がある。電 圧リミッタ回路の負荷となる回路は、実際の半導体装置 の内部回路であり、その中には容量、抵抗、インダクタ ンス、非線形素子、あるいはそれらの組合せなど極めて 多種・多様なものが含まれる。しかも、それらの負荷 が、時間的に一定ではなく、半導体装置の動作モードに よって変化することがある。たとえば、半導体装置が動 作状態にあるときと、待機状態にあるときとでは、負荷 に流れる電流が大きく異なる。これによって、図7 (b)の駆動回路Bの出力段のバイアス条件が変化し、 その結果増幅器全体の周波数特性も変化する。電圧リミ ッタ回路を安定に動作させるためには、このような複雑 抑えるためには、そのしきい値電圧Vマロの絶対値はかな 50 な性質をもった増幅器が常に安定に動作するようにする

必要がある。それには、従来の位相補償法だけは不十分 である.

【0013】上記従来技術の第2の問題点は、半導体チ ップ上の配置や配線について配慮されていないことであ る。特に、内部電源電圧VLで動作する回路が複数個あ る場合の、電圧リミッタ回路の配置やその出力電圧VL の配線については配慮されていなかった。

【0014】本発明者らは、上記従来技術を半導体メモ リに適用した場合、以下に述べるような問題が生ずるこ とを発見した。図3および図4に上記従来技術を半導体 10 メモリに適用した例を示す。 図3において、1は半導体 メモリチップ全体、3は周辺回路、7は電圧リミッタ回 路のうちの駆動回路(電圧リミッタ回路のうちの基準電 圧発生回路はここでは記載を省略してある)、14a~ 14dはパルス発生回路、2a~2dは微細MOSトラ ンジスタで構成されているメモリマットである。

【0015】メモリマットは微細素子を使用しているた め、内部電源電圧Viで動作させる。駆動回路7とパル ス発生回路14a~14dはこのための回路である。7 は内部電源電圧VLを発生し、14a~14dは振幅VL 20 のパルスゆり~ゆりをそれぞれ発生する。この例では、 パルス発生回路が14a~14dの4個あるのに対し て、駆動回路は7の1個だけである。したがって、この 電圧リミッタ回路によって発生した内部電源電圧Viを 各パルス発生回路に供給するためには、チップの上辺か ら下辺にわたる長い配線が必要であり、配線の寄生イン ピーダンスが大きくなって雑音発生の原因となる。この インピーダンスを小さくするために配線幅を太くする と、今度は配線のチップ上の占有面積が増すという問題 が生ずる。

【0016】図4は、図3における配線が長くなるとい う問題を避けるために、各パルス発生回路に対応して1 個ずつ駆動回路7a、7b、7c、7dを設けた例であ る。こうすれば、電圧リミッタ回路とパルス発生回路と の間の配線長を短くすることができるが、パルス発生回 路数と同じ数 (ここでは4個) の電圧リミッタ回路が必 要となる。したがって、電圧リミッタ回路のチップ上の 占有面積および消費電流が図3の場合に比べて増加す る。パルス発生回路の数がさらに大きくなった場合に は、電圧リミッタ回路の占有面積と消費電力の増加は、 高集積化,低消費電力化を目的とする半導体装置にとっ て重大な問題となる。

【0017】上記従来技術の第3の問題点は、CMOS 回路の動作速度について考慮されていないことである。 この問題を、微細加工技術の最先端を駆使して製造され るダイナミックランダムアクセスメモリ(以下DRAM と略す)を用いて説明する。

【0018】図5は、Nウェル形CMOS・DRAMの 回路ブロック構成の一部を示す。図中のメモリセルアレ 一部はP形基板上にある。センスアンプ部はNチャネル 50 rge scale intergrated aircuit)を提供することにあ

およびPチャネルMOSトランジスタから成り、Pチャ ネルMOSトランジスタの基板に相当するNウェルは電 源電圧に接続されている.

【0019】アイ・エス・エス・シー・シー、エフ・エ ー·エム18.6, 1984年, 第282頁(ISSC C, FAM18.6, 1984, p282) において論 じられているように、MOSトランジスタの寸法を小さ くしてDRAMの集積度を上げて行くと、MOSトラン ジスタのホットキャリヤによるストレス耐圧の低下など の問題が生じる。これを防ぐために、集積度向上のため に微細化が必要なメモリアレーで使用する電源電圧のみ を、上記ストレス耐圧を考慮して下げることが考えられ る。これは、たとえばDRAMの周辺回路部(Xデコー ダ、Yデコーダなど)に外部電源電圧Vcc、センスアン プを含むメモリセルアレー部にVccより低い動作電圧V $L(|V_L|<|V_{CC}|)$ を用いることである。すなわ ち、図5中のセンスアンプのPチャネルMOSトランジ スタのソースにつながる電圧供給線をVLとし、周辺回 路部の電圧供給線をVccとする。

【0020】しかしながら、CMOS・DRAMにおい て、上述の如くメモリアレー部の動作電圧を低くする と、著しく動作速度が低下することが判明した。詳細な 解析の結果、その原因がPチャネルMOSトランジスタ のバックゲートバイアス効果によるしきい値電圧上昇で あることが明らかになった。すなわち、P形基板中のN ウェル中に形成されたPチャネルMOSトランジスタの ソースの電位が内部電源電圧VI、Nウェル(Pチャネ ルMOSトランジスタのバックゲート)の電位が外部電 源電圧Vccであると、PチャネルMOSトランジスタに 30 Vcc - VLのバックゲートバイアスがかかり、そのしき い値電圧が上昇する。

【0021】図6は、ゲート長1.2μm、ゲート幅1 **0μmのPチャネルMOSトランジスタのバックゲート** (Nウェル) 電圧とソース電圧との差 (バックゲートバ イアス) に対し、しきい値電圧をプロットしたものであ る。この例では、バックゲートバイアスが2V印加され ると、約0.35Vしきい値電圧が上昇する。現在LS Iで多く用いられている電源電圧Vccに対し、たとえば VL=3Vとすると、0.35Vのしきい値電圧上昇は動 40 作電圧の10%を越えており、それがそのまま速度劣化 につながる。

【0022】本発明の他の1つの目的は、上記第1の問 題点を解決し、動作の安定は電圧リミッタ回路を提供す ることにある。

【0023】本発明の他の目的は、上記第2の問題点を 解決し、低雑音、小占有面積、低消費電力の電圧リミッ 夕回路を提供することにある。

【0024】本発明の更に他の目的は、上記第3の問題 点を解決し、高速かつ高信頼性のCMOS・LSI(la る。

【0025】本発明の目的は、上記した他、更に、超大 規模集積回路の実際の構成を提供することにある。

【0026】本発明の更に他の目的は、超大規模集積回 路の実際のレイアウトを提供することにある。

[0027]

【課題を解決するための手段】上記目的を達成するた め、本発明では、エンハンスメント形でしきい値電圧の 異なる2個のFETを用い、それらに一定比の電流を流 したときの電位差を取り出して基準電圧とする。

【0028】上記第1の問題を解決するため、本発明で は、電圧リミッタが多くの種類の負荷を駆動する必要が あるときは、電圧リミッタを構成する駆動回路を負荷の 種類に応じて複数個に分割し、それぞれに位相補償を施 す。負荷の種類や大きさが半導体装置の動作モードによ って時間的に変化するときは、各動作モードによって駆 動回路や位相補償回路の回路定数を変化させる。あるい は、各動作モードごとに個別の駆動回路を設け、そらら の出力を接続して電圧リミッタの出力とする。

【0029】上記第2の問題は、電圧リミッタ回路とそ 20 の出力を電源として用いるパルス発生回路などの負荷回 路とを近接して配置し、アドレス信号などの制御信号に よって選択/非選択の関係にある複数の負荷回路で1個 の電圧リミッタ回路を共有することにより解決される。 【0030】上記第3の問題を解決するため、本発明で は、CMOS・LSIにおいてウェル中に形成されたM **OSトランジスタのバックゲート (ウェル) 電圧を、ソ**

【0031】デプリーション形のFETを用いず、エン 用いるので、それらのしきい値電圧の差を、十分小さく できる(原理的にはいくら小さくてもよい)。したがっ て、前記従来技術に比べて2個のFETの特性を合せる ことは容易であり、従来よりもさらに安定な基準電圧を 得ることができる。

ース端に供給される動作電圧と等しくする。

【0032】電圧リミッタが多くの種類の負荷を駆動す る必要があるとき、駆動回路を負荷に応じて複数個に分 割し、それぞれに位相補償を施すことによって、負荷の 種類に応じた最適な位相補償が可能になる。また、半導 体装置の動作モードによって、駆動回路や位相補償回路 の回路定数を変化させたり、各動作モードごとに個別の 駆動回路を設け、それらの出力を接続して電圧リミッタ の出力としたりすることによって、負荷の変動に対応し た最適な位相補償が可能になる。それによって動作の安 定な電圧リミッタ回路を作ることができる。

【0033】電圧リミッタ回路とその出力を電源として 用いるパルス発生回路などの負荷回路とを近接して配置 することにより、これらの間の配線のインピーダンスを 小さくすることができ、発生する雑音のレベルを抑える ことができる。また、アドレス信号などの制御信号によ 50 次の3式が成り立つ。 1.0

って選択/非選択の関係にある複数の負荷回路で1個の 電圧リミッタ回路を共有することにより、電圧リミッタ 回路の数を減らすことができる。したがって、該回路の 占有面積と消費電力とを低減することができる。ここ で、電圧リミッタ回路は、負荷回路のうち選択状態にあ る回路だけを駆動すればよい。したがって、共有するこ とによって電圧リミッタ回路の電流駆動能力を増加させ る必要はない。

【0034】CMOS·LSIにおいて、ウェル中に形 10 成されたMOSトランジスタは、ウェル電圧を内部電源 電圧V」とすることにより、バックゲートバイアス効果 によるしきい値電圧の上昇を防ぐことができる。

[0035]

【発明の実施の形態】以下、本発明を実施例を用いて説 明する。

【0036】この説明は、理解を容易にする為に、第 1,第2,第3のグループに分け、この順に説明する。 よって、それぞれのグループにおいて実際の超大規模集 **積回路への応用が説明される。しかし、これは、これら** のグループが全く独立のものを意味するものでないこと は、当業者であれば、理解できるであろう。すなわち、 これらのグループは、それぞれ組み合せて実施すること が技術的に可能である場合には、その組み合わせを当然 に示唆しているのである。 更に、以下の説明で明らかに なるが、第1,第2、及び第3のグループは、互いに排 せきしあう技術ではなく、ほとんどの場合、組合せるこ とにより、より相乗的に効果を発揮する技術であること は、当業者であれば、理解しうるであろう。

【0037】 [第1グループ] 以下、本発明の第1のグ ハンスメント形でしきい値電圧の異なる2個のFETを 30 ループの実施例を図面により説明する。以下の説明では 正の基準電圧を発生する場合について説明するが、トラ ンジスタの極性等を逆にすることによって負の基準電圧 を発生することもできる。

> 【0038】図1(a)に本発明の第1の実施例の回路 図を示す。この回路は、NチャネルMOSFET・Qsi ~Q63とPチャネルMOSFET·Q64, Q65から成 り、VDDは正電圧の外部電源である。NチャネルMOS FETのうち、Q62とQ63は標準しきい値電圧VIBを持 つエンハンスメント形FET (以下EMOSと略す)で あり、QsiはVrgよりも高いしきい値電圧Vrggを持つ エンハンスメント形FET (以下EEMOSと略す)で ある。以下、この回路の動作を説明する。

> 【0039】PチャネルMOSFET・Q64とQ65と は、ゲートおよびソースを共有しており、いわゆるカレ ントミラー回路70を構成している。すなわち、Q64の ドレイン電流 I1とQ65のドレイン電流 I2との比が一定 になるように動作する。その電流比(ミラー比)は、Q 64とQ65との定数比によって定まる。Q61~Q63の定数 が等しく、いずれも飽和領域で動作しているとすると、

[0040]

 $I_1 = (\beta_{EE}/2) \cdot (V_1 - V_{TEE})^2$... (7)

 $I_1 = (\beta_E/2) \cdot (V_1 - V_R - V_{TE})^2$... (8)

11

 $I_2 = (\beta_E/2) \cdot (V_R - V_{TE})^2$... (9)

ここでBEEはEEMOS (Q61)のコンダクタンス係 数、BsはEMOS (Q62, Q63) のコンダクタンス係 数、V1はノード61の電圧である。(7)~(9)式 より、

 $V_1 = 2V_R$... (10)

... (11) $V_R = (V_{IEE} - x V_{IE}) / (2 - x)$

 $x = (\alpha \beta E) / (\beta EE)$

... (12)

ここでαはカレントミラー回路70のミラー比(Ι1: $I_2 = \alpha : 1$) である。特にQ64とQ65の定数が同一の 場合は $\alpha = 1$ である。このとき、 $\beta E E = \beta E$ ならば ... (13) $\mathbf{V}_{R} = \mathbf{V}_{\mathsf{T}\,\mathsf{E}\,\mathsf{E}} - \mathbf{V}_{\mathsf{T}\,\mathsf{E}}$

となる。すなわち、基準電圧VRとしてEEMOSとE MOSとのしきい値電圧の差の電圧が得られ、これは外* *部電源Vooの電圧に依存しない安定な電圧である。な お、 V_R のかわりに V_1 (= 2 V_R) を基準電圧として用

【0041】この基準電圧発生回路の特徴は、前記の従 来技術に比べてMOSFETの特性を合せることが容易 なことである。Q61~Q63を飽和領域で動作させるため には、VIEE ≥ 2 VIE、すなわちVIEE - VIE ≥ VIEであ ればよい。しきい値電圧差VTEE-VTEは従来に比べて 小さく (たとえば0.7Vでき、チャネル領域の不純物 10 プロファイルの相違を従来に比べて小さくできるからで

【0042】本発明による回路ではしきい値電圧の温度 依存性 d Vr/d Tの差異を小さくできるので、温度に 対しても安定な基準電圧を得ることができるが、さらに 温度依存性を小さくするにはミラー比αを調整すればよ い。次にその方法を説明する。(11)式を温度Tによ って微分すると、

 $dV_R/dT = (1/(2-x)) \cdot (dV_{IEE}/dT)$

 $-(\mathbf{x}/(2-\mathbf{x}))\cdot(dV_{IE}/dT)\cdots(14)$

ある。

したがってdVIEE/dT=x·dVIE/dTとなるよ うにミラー比αを設定すれば、基準電圧の温度依存性d $V_R/dT=0$ にできる。

【0043】なお、本回路に用いるMOSFETのチャ ネル長は、ある程度長い方が望ましい。たとえば、半導 体装置の他の回路でチャネル長1μm程度のMOSFE Tが用いられていたとしても、本回路ではそれよりも長 い、たとえば5μm以上のチャネル長のMOSFETを 用いるのがよい。(7)~(9)式では簡単のため、飽 和領域のドレイン電流はゲート・ソース間電圧にのみ依 30 存するとしたが、実際にはドレイン・ソース間電圧によ っても多少変化する。チャネル長が長いほどこの変化の 割合(ドレインコンダクタンス)が小さく、したがって 基準電圧の安定度が良くなる。また、短チャネル効果に よるしきい値電圧変動を抑えるためにも、チャネル長は 長い方がよい。

【0044】図1 (a), (b), (c) の回路では、基準 電圧を作るためのMOSFET・Q61~Q63のバックゲ ートはそれぞれのソースに接続されているが、共通の基 板端子に接続するようにしてもよい。しかし、MOSF 40 I2=VR/R61 ETのしきい値電圧はバックゲート電圧によって変化す るので、その影響を避けるためにはソースに接続した方

【0045】ここで本発明に用いるカレントミラー回路 について補足しておく。カレントミラー回路は、図1 (a)の実施例に用いられている2個のMOSFETか ら成る回路に限られない。たとえば、図1(b)または (c)の回路でもよい。これらの回路はそれぞれカスコ ード形,ウィルソン形という名称で知られている回路で ※ある。すなわち、図1 (a) のカレントミラー回路で は、Q64とQ65のドレイン・ソース間電圧の変化によっ てミラー比αがわずかに変化するが、図1(b)または 図1(c)の回路ではその変化量が少ない。したがっ て、本発明に適用した場合、ミラー比をより正確に設定 でき、より安定な基準電圧を得ることができる。また、 カレントミラー回路としては、図1(d)に示すよう な、MOSFETのかわりにバイポーラトランジスタを 用いた回路でもよい。以下の実施例では、簡単のため、 主として図1 (a) のカレントミラー回路を用いた図を

回路を適用してもよいことは言うまでもない。 【0046】図8に本発明の第2の実施例を示す。この 回路は図1(a)のQ63を抵抗R61で置き換えたもので ある。Q61とQ62の定数が等しく、いずれも飽和領域で

掲げてあるが、これらの実施例に図1(b)~(d)の

[0047]

... (15) $I_1 = (\beta_{EE}/2) \cdot (V_1 - V_{IEE})^2$

 $I_1 = (\beta_E/2) \cdot (V_1 - V_R - V_{TE})^2$... (16)

動作しているとすると、次の3式が成り立つ。

... (17)

これらの式より、ミラー比 $\alpha = 1$, $\beta \in \beta \in \beta \in b$ として計 算すると、

... (18) $V_R = V_{TEE} - V_{TE}$

となり、基準電圧VRとしてEEMOSとEMOSとの しきい値電圧の差の電圧が得られる。

【0048】本実施例の特徴は、EEMOSとEMOS とのしきい値電圧の差を、図1 (a) の場合よりもさら に小さくできる(原理的にはいくら小さくてもよい)こ とである。そのため、MOSFETの特性を合せること ある。これらの回路の特徴は、ミラー特性が良いことで※50 がさらに容易である。ただし、通常のMOSプロセスで は、一般に抵抗よりもMOSFETの方が占有面積が小 さくできるので、しきい値電圧差がある程度大きくても よい場合は図1(a)の実施例の方が望ましい。

【0049】図9(a)に本発明の他の実施例を示す。 図1(a)の実施例との相違点は、電流 I 1と I 2との比 を一定に保つ方法にある。図1(a)の場合は、カレン トミラー回路70が直接 I1と I2の比を一定に保ってい たが、本実施例では2組のカレントミラー回路71およ び72が間接的にこれを実現する。すなわち、4個のN チャネルMOSFETから成るカレントミラー回路71 10 (これは前述のカスコード形である) が I 2と I 3とを一 定比に保つと同時に、2個のPチャネルMOSFETか ら成るカレントミラー回路72が13と(11+12)と を一定比に保つ。これにより I1と I2との比が一定に保 たれる。たとえば、回路71のミラー比を 12: 13= 1:1、回路72のミラー比を I3: (I1+ I2) =

【0050】本実施例の特徴は、Q62のドレイン・ソー ス間電圧がほぼ一定になることである。図1 (a)の実 施例では、Q62のドレイン (ノード62) の電圧はほぼ 20 VDD-- VIP | (VIPはPチャネルMOSFETのしき い値電圧)であり、これは外部電源電圧VDDの変動によ*

$$I_1 = (\beta_{PE}/2) \cdot (-V_3 - V_{TPE})^2$$
 ... (19)
 $I_2 = (\beta_P/2) \cdot (V_R - V_3 - V_{TP})^2$... (20)

ここでV3はノード63の電圧、βPE、βEはそれぞれQ 73, Q74のコンダクタンス係数である。こららの式よ ※

 $V_R = V_{TP} - V_{TPE}$

となり、基準電圧VRとしてPチャネルMOSFETの しきい値電圧差が得られる。

【0054】本実施例は、P形の基板上に形成される半 30 での実施例との相違点は、動作点(動作電流)の設定方 導体集積回路であって安定な基準電圧を必要とするもの に組み込むのに好適である。前述のように、基準電圧を 作るためのMOSFETのバックゲートはそれぞれのソ ースに接続することが望ましい。しかし、P形の基板上 の半導体集積回路では、NチャネルMOSFETは基板 上に直接形成され、そのバックゲートはすべて共通の基 板端子に接続されるのが普通である。したがって基板電 圧が変動すると、NチャネルMOSFETのしきい値電 圧が変化する。それに対して、PチャネルMOSFET はN形のウェル内に形成されるので、各MOSFETの 40 バックゲート (ウェル) をソースに接続することによっ て、基板電圧変動の影響を受けないようにすることがで きる。たとえば、DRAMでは、P形の基板を用い、チ ップ上に設けた基板電圧発生回路で発生した電圧(通常 -3V程度)を基板に印加するのが普通である。しかし この基板電圧は、外部電源電圧の変動やメモリの動作に よって変動しやすい。このような場合には、本実施例の 回路が特に有効である。逆に、N形の基板上に形成され る半導体集積回路では、NチャネルMOSFETのしき い値電圧差を基準とする回路の方がよい。

*って変化する。ドレイン電圧の変化は、ドレインコンダ クタンスによるドレイン電流の変化をもたらし、基準電 圧VRの変動を招く。それに対して本実施例では、Q62 のドレイン電圧は2Vgに保たれているので、Vooに対 してより安定な基準電圧を得ることができる。

【0051】図9(b)の回路の同様な趣旨の実施例で ある。この回路では、2個のEEMOSから成るカレン トミラー回路73が12と14とを一定比に保ち、2個の PチャネルMOSFETから成るカレントミラー回路7 2が、 I4と (I1+ I2) とを一定比に保つことによ り、I1とI2の比が一定に保たれる。

【0052】これまでの実施例は、いずれもNチャネル MOSFETのしきい値電圧差を基準とする回路であっ たが、PチャネルMOSFETのしきい値電圧差を、基 準とすることもできる。図10(a), (b) にその例 を示す。Q74は標準しきい値電圧VTPを持つPチャネル MOSFETであり、Q73はVTPよりも低い(負で絶対 値が大きい) しきい値電圧Vrpgを持つPチャネルMO SFETである。Q74とQ73がいずれも飽和領域で動作 しているとすると、次の2式が成り立つ。

... (20) %り、 $I_1:I_2=1:1$ 、 $\beta_{PS}=\beta_{E}$ として計算すると、

... (21)

【0053】

★【0055】図10(b)も同様にPチャネルMOSF ETのしきい値電圧差を基準とする回路である。これま

法にある。これまでの実施例は、基準電圧発生回路内で 自動的に動作点が定まる、いわゆるセルフバイアス方式 の回路であった。しかし、本回路では、動作点を設定す るための回路76が独立に設けられている。動作点設定 回路76に流れる電流 Isは、主として抵抗Re2 (MO SFETで置換してもよい)によって定まる。基準電圧 発生回路の動作電流 I1および I2は、 I5と2組のカレ ントミラー回路72および75によって定まる。たとえ ば、回路72のミラー比を I5: (I1+ I2)=1:

2、回路75のミラー比をI5: I2=1:1とすれば、 $I_1 = I_2 = I_5 \mathcal{E}_{\delta}.$

【0056】本回路は、動作点設定回路が独立している ので、セルフバイアス方式の回路よりも、デバイスのば らつきによる動作点の変動が少なく、したがって消費電 流のばらつきが少ないという特徴がある。

【0057】なお、セルフバイアス方式の回路では、起 動回路を付けておくことが望ましい。 起動回路とは、回 路が望ましくない安定点に陥るのを防止するための回路 である。たとえば図9 (a)の回路では、望ましい安定 ★50 点は前述のように正常にVxを発生している状態であ

り、このときノード63の電圧V3=2VR、ノード64 の電圧V4≒VDD- | VTP | である。しかし、これ以外 にも I₁= I₂=0という安定点があり、このときV₃= O、V4=VDD、VR=Oである。回路がこの安定点に 陥るのを防ぐには、たとえば図11に示すような起動回 路77を付ければよい。PチャネルMOSFET・ Q75, Q76および抵抗R63 (MOSFETによって置換 してもよい) は電流源を構成している。回路が望ましく ない安定点にあるときはV3=0でEEMOS・Q77は 非常通状態であるから、ノード60が電流源によって充 10 電される。 すると Q78 が導通状態になってノード 63の 電圧を上昇させ、回路を望ましくない安定点から脱出さ せるように働く。回路が望ましい安定点に到達するとV aがVIREを越えてQ77が導通状態になり、ノード60の 電圧が下がる。するとQ78は非導通状態になり、基準電 圧発生回路本体の動作には影響を及ぼさなくなる。

【0058】次に、本発明をDRAMに適用した例を示 す。図12は、メモリアレーを外部電源電圧Vccよりも 低い内部電圧VLで動作させるために、オンチップ電圧 リミッタを設けたDRAMの構成図である。内部電圧V Lを発生するために、本発明による基準電圧発生回路を 用いている。図中、6は本発明による基準電圧発生回 路、24は差動アンプ、7aおよび7bはバッファ、3 Oはワード線昇圧回路、2はメモリセルMCを縦横に配 列したメモリアレー、33はセンスアンプ、31はワー ドドライバである。

【0059】差動アンプ24と2個の抵抗R21, R 22は、基準電圧発生回路6の出力電圧VRから、次式の ようにメモリアレーの動作電圧Va′を作るための回路 である。

[0060]

 $V_{R'} = ((R_{21} + R_{22})/(R_{22})) \cdot V_{R}$... (22) Vaは、前述のようにFETのしきい値電圧差を基準と しているため、必ずしもメモリアレーの動作電圧として 適当な電圧であるとは限らない。そのためにこの回路に よってVaからVa′への変換を行っている。たとえば、 $V_R = 1 \, V$, $V_{R'} = 3 \, V$ ならば、 $R_{21} : R_{22} = 2 : 1 \, \xi$ すればよい。また、R21とR22を可変にして、VR′の 微調整、いわゆるトリミングができるようにしてもよ い。トリミングの方法としては、たとえば前記米国特許 40 に記載されている方法を用いることができる。

【0061】バッファ7aおよび7bは、Vg′の電流 駆動能力を高めるための回路である。バッファは、MO SFET · Q21~Q24と電流源 I 25から成る差動アンプ と、MOSFET・Q26と電流源 I 27から成る出力段に よって構成されている。なお、7bの構成は7aと同一 なので、図では記載を省略してある。この回路は、出力 段から差動アンプの入力へフィードバックがかかってい るので、出力VL1、VL2の電圧が入力電圧VR′に追随 するように動作する。すなわち、電圧値はそのままで駆 50 圧リミッタ回路を適用したことである。VL1は45およ

動能力の大きな出力VL1, VL2を得ることができる。V LI, VLzは、それぞれセンスアンプ, メモリセルのワー ド線を駆動するのに用いられる。 本実施例では、ワード 線電圧をメモリアレーの動作電圧(ここではVi1)より も高くする、ワードブーストと呼ばれる手法を用いてい る。そのために、ワード線昇圧回路30を設けてある。 そのために、ワード線昇圧回路30を設けてある。ただ し、30の電源は、外部電源Vccではなく内部電源VL2 である。したがって、ワード線駆動信号 øx はVL2 を基 準に昇圧される。ワードドライバ31は、φxとデコー ダ出力XDとを受けて、ワード線WLを駆動する。 【0062】本実施例に用いられているセンスアンプ3 3は、PチャネルMOSFET・Q125, Q126とNチャ ネルMOSFET・Q127, Q128から成る、通常のCM OSセンスアンプである。33は、øsを高レベルに、 /φsを低レベルにしてMOSFET・Q136, Q137を 導通させることにより、起動される。ただし、Q137の ソースは、外部電源Vccではなく内部電源VL1に接続さ れているので、33は動作することにより、データ線の 20 高レベル側はViiに、低レベル側は設置電位になる。す

なわち、データ線の振幅はViiに抑えられる。

【0063】次に、本発明をDRAMに適用した他の実 施例を紹介する。図13は本発明を適用した16Mビッ トDRAMの回路図、図14はチップ内レイアウト図、 図15は電圧リミッタ13の詳細レイアウト図である。 なお、レイアウト図においては、簡単のため、一部の回 路は記載を省略してある。図中、1は半導体チップ、2 はメモリアレー、31はワードドライバ、32はロウデ コーダ、33はセンスアンプ、34はデータ線プリチャ 30 ージ回路、35はデータ線選択回路、36 Lおよび36 Rはスイッチ回路、37はカラムデコーダ、38はメイ ンアンプ、39はデータ出力バッファ、40はデータ入 カバッファ、41は書込み回路、42はロウアドレスバ ッファ、43はカラムアドレスバッファ、44はタイミ ング発生回路、45はセンスアンプ駆動信号発生回路、 46はワード線電圧発生回路、47はデータ線プリチャ ージ線圧発生回路、48は基板電圧発生回路である。電 圧リミッタ回路13の中の6は本発明による基準電圧発 生回路、6 aは電圧変換回路、7 a, 7 b, 7 cは駆動 回路、4a,4b,4cは接地Vssのボンディングパッ ド、5a,5bは外部電源電圧Vccのボンディングパッ ドである。基準電圧発生回路6は外部電源電圧Vcc(こ こでは5V)に対して安定化された電圧Vg(ここでは 1.1V) を発生し、電圧変換回路6aはそれぞれ V_B ′ (ここでは3.3V) に変換する。駆動回路は、VR′を もとに、メモリアレー用の電源電圧VLI、周辺回路用の 電源電圧VL2を発生する。この例では、VL1、VL2の電 圧レベルは、ともに3.3 Vである。

【0064】本実施例の第1の特徴は、周辺回路にも電

び47に、VL2は32, 37, 38, 40, 41, 4 2, 43, 44, 46, 48にそれぞれ供給される。す なわち、データ出力バッファ39以外の回路は内部電源 電圧V11もしくはV12で動作する。周辺回路をも外部電 源電圧Vccよりも低い安定化された電圧VLIで動作させ ることにより、周辺回路で消費される電力を低減するこ

17

【0065】本実施例の第2の特徴は、電圧リミッタ回 路13を半導体チップの中央に配置したことである。こ れにより、内部電源電圧VL1, VL2の配線11a, 11 bのインピーダンスによる電圧降下が小さくなる。その ため、VL1、VL2を電源とする回路の動作が安定かつ高 速になる。

とができ、またその動作を安定化することができる。

【0066】本実施例の第3の特徴は、接地配線の方法 にある。まず、基準電圧発生回路および電圧変換回路用 としては、専用の短い接地配線8を設ける。次に、駆動 回路用としては接地配線9aおよび9bを設ける。そし て、電圧リミッタ回路用のボンディングパッド4bは、 他の回路用のボンディングパッド4a, 4cとは別に設 ける。これにより、各回路が動作するときに流れる電流 20 によって接地配線上に発生する雑音が、他の回路に悪影 響を与えるのを防止できる。特に、基準電圧発生回路お よび電圧変換回路の接地配線に雑音が生ずると、内部電 源電圧VL1、VL2のレベルが変動し、チップ内のほとん どすべての回路に影響を与えるので、この配線8は極力 短くし、かつ他の接地配線とは分離しておくことが望ま しい。そのためには、ポンディングパッドから別にして おくのが最も望ましいが、ボンディングパッドは共通に して配線の取り出し部から分離するという方式でもよ い。また、図には示していないが、メモリアレー用の接 30 地配線も、他の配線とは分離しておくことが望ましい。 なぜならば、DRAMでは、センスアンプが増幅動作を 行うとき、多数のデータ線(その容量は通常合計数千p F) が同時に充放電され、接地配線に大きな雑音が発生 するからである。

【0067】本実施例の第4の特徴は、電源配線の方法 にある。外部電源電圧Vcc用のボンディングパッドは、 メモリアレー用の5aと、周辺回路用の5bとで別に設 ける。メモリアレー用の駆動回路7aは5aに、周辺回 路用の駆動回路7b,7cは5bにそれぞれ近接して配 40 置する。これにより、電源電圧10a, 10bでの電圧 降下を低減できる。もちろんこの電圧降下分は各駆動回 路で吸収するようになっているが、降下分があまりに大 きいと吸収しきれなくなり、内部電源電圧Viiもしくは VL2の低下を招くことがある。これを防ぐためには、本 実施例のように、配線10a,10bのインピーダンス を小さくすることが望ましい。周辺回路用とメモリアレ 一用とでボンディングパッドを別に設けたのは、上述の 接地の場合と同様、回路が動作するときに流れる電流に よって電源電線上に発生する雑音が、他の回路に悪影響 50 61とQ62とのしきい値電圧差が基準電圧となる。これら

を与えるのを防止するためである。基準電圧発生回路お よび電圧変換回路用の電源は、ここでは5bから配線し ているが、もちろん別のボンディングパッドを設けても よい。

【0068】なお、図には示していないが、データ出力 バッファ用の接地配線および電源配線も、他の接地配線 および電源配線とはそれぞれ分離しておくことが望まし い。なぜならば、データ出力バッファが動作するときに は外部負荷(通常数百pF)が充放電されるため、接地 10 配線および電源配線(データ出力バッファは外部電源電 圧Vccで直接動作する)に大きな雑音が発生するからで

【0069】以下、本実施例の各部について詳細に説明 する.

【0070】まず、基準電圧発生回路6について述べ る。基準電圧発生回路としては、図1 (a)~(d), 図8~図11に示した回路を用いることができる。ここ で、前述のように、基板電位変動の影響を少なくするた めには、各MOSFETのバックゲートはそれぞれのソ ースに接続することが望ましい。たとえば図10 (a), (b)の回路では、PチャネルMOSFET・

Q73とQ74とのしきい値電圧差が基準電圧VRとなる。 この場合は、Q73とQ74としては、たとえば図16 (a), (b) に示す構造のPチャネルMOSFETを 用いればよい。同図16(a)はレイアウト図、図16 (b)は断面図である。図中、101はP形の半導体基 板、102はN形のウェル、103はN+拡散層、10 7はP+拡散層、104はアイソレーション用のSiO 2、106はゲートとなる多結晶シリコンもしくは金

属、113は層間絶縁膜、108は配線層、115は保 護膜、116はコンタクト孔である。ソース拡散層(図 の左側のP+拡散層)とNウェルとが、配線層108に よって接続されている。この端子が図10(a),

(b)の回路図のノード66に相当する。この構造は通 常のCMOSプロセスで作ることができる。図17 (a), (b)は、ウェルを二重構造にした例である。

図中,111はN形の基板、112はP形のウェルであ る。このように、ウェルを二重構造にして、外側のウェ ル112の電位を固定(たとえば接地)することによ

り、基板111とMOSFETのバックゲート102と が静電的にシールドされる。したがって、それらの間の 寄生容量を介した干渉雑音を防止でき、基板電位変動の 影響をほぼ完全になくすることができる。なお、基板1 11はたとえば外部電源Vccに接続すればよい。この構 造は通常のCMOSプロセスにウェルを形成する工程を 一つ追加するだけで作ることができ、比較的低コストで 大きな効果が得られる。

【0071】図1 (a)~(d)、図8、図9 (a), (b) 図11の回路では、NチャネルMOSFET・Q の回路を用いる場合は、図16(a),(b)または図 17(a), (b) において夢電形を逆にした構造のN チャネルMOSFETを用いればよい。

19

【0072】基準電圧を発生するための一対のMOSF ET図10(a), (b) の場合はQ73とQ74、図1 (a)~(d)、図8、図7(a), (b)、図11の 場合はQ61とQ62)のレイアウトパターンは、幾何学的 に合同な図形とし、配置する方向も同一にするのが、製 造プロセスのばらつきの影響を少なくする意味で望まし い。たとえば、ソース・ドレイン拡散層上のコンタクト 孔の配置方法を同一にすることにより、拡散層抵抗の影 響を同じにすることができる。また、チャネルの方向を 同じにすることにより、結晶面方向による移動度の差の 影響をなくすことができる。

【0073】次に、電圧変換回路6aについて述べる。 電圧変換回路の一実現方法を図18に示す。図中、24 は差動増幅器、25はトリミング回路、Q39~Q47およ びQ49はPチャネルMOSFET、F4~F7はヒューズ である。これに関連する実施例が図35、図37、図3 らかになるであろう。この回路は、基準電圧VRの定数 倍の電圧VR′を発生する。また、製造プロセスなどに よるVRのばらつきを補償するための電圧の微調整(ト リミング) が可能である。

【0074】差動増幅器24の入力端子の一方には、V gが入力され、他方にはVg'をMOSFETQ44~Q47 およびQ39~Q42によって分割した電圧VR"が帰還さ れている。24の増幅率が十分大きいとすれば、出力電 圧VR′は次式で与えられる。

 $[0075]V_{R'} = ((R_{T1} + R_{T2})/R_{T2}) \cdot V_{R}$ ここで、Rt1はQ44~Q47から成る回路を等価的に抵抗 とみなしたときの抵抗値、Rr2はQ39~Q42から成る回 路を等価的に抵抗とみなしたときの抵抗値である。ヒュ ーズを切断することによりRti, Rtzが変わるので、V R' を調整することができる。 V_R 、 V_R' の標準値は、 前述のようにそれぞれ1.1V, 3.3Vであるから、ヒ ューズを切断しないときはRr1: Rr2=2:1としてお く。VR>1.1VのときはF4~F6を切断することによ りR12を大きくし、VR<1.1 VのときはF7を切断す ることによりRTIを大きくして、VR、が標準値から大 きくはずれないように調節することができる。

【0076】MOSFET・Q49およびQ50はテストモ ードのときに $V_R'=0$ Vとするためのものである。テ ストモードのときは信号TgがVccレベルになり、出力 V_k′は0Vになる。

【0077】図18に示した回路は、米国特許第410 0437号に記載されている回路に比べて、通常のMO Sプロセスで作った場合の占有面積が小さいという利点 がある。すなわち、米国特許に記載されている回路で は、出力電圧VR′を分割するための素子として、抵抗

を用いていたのに対し、図18の回路ではMOSFET を用いている。回路の消費電流を低減するためには、電 圧分割用素子の等価抵抗はかなり大きく(数百kΩ程 度) なければならない。通常のMOSプロセスでは、抵 抗よりもMOSFETの方が、小面積で等価抵抗の大き い素子が得られる。ただし、MOSFETを用いると、 そのしきい値電圧の変動によってVa'の特性が変動す ることが懸念されるが、MOSFETのチャネル幅・チ ャネル長を十分大きくしてばらつきを抑え、バックゲー トをソースに接続して基板電位変動の影響を回避し、さ らにしきい値電圧のばらつき分も見込んでヒューズの切 断方法を選択することにより、解決できる。なお、この トリミングに用いるMOSFETは、基板電位変動の影 響を少なくするため、図16(a),(b)または図1 7 (a), (b) に示した構造にすることが望ましい。 【0078】基準電圧VR, VR'の端子には、接地との 間に大きな容量のキャパシタを付加しておくのが望まし い。これは、VR、VR、の高周波に対するインピーダン スを低減させ、高周波雑音をバイパスさせるためであ 9 (a) で説明されるので、これを参照すれば、一層明 20 る。特に、図15のように、 V_R ' の配線12 aがやむ を得ず他の配線と交差する場合には、電圧リミッタ回路 の動作を安定化する(発振を防止する)意味もある。こ の理由を図19を参照して説明する。

> 【0079】駆動回路7a, 7bは、それぞれVR'か ら電流駆動能力の大きい電圧VL1, VL2を作る。このV L1, VL2自体、あるいはパルス発生回路14のようなV L2を電源として動作する回路の出力(その電圧レベルは VLz) の配線16がVR′の配線が、VR′の配線12a と交差していると、17a~17cに示すように、配線 30 間の寄生容量Cc3を介した帰還ループが生ずる。このル ープの利得が1(0dB)より大きいと回路は発振し、 1より小さくても余裕が少ないと回路動作が不安定にな る。これを防止するためには、VR′と接地との間にC c1~Cc3よりも十分大きなキャパシタCR1、CR2を挿入 し、ループの利得を十分小さく(たとえば-10dB以 下)しておけばよい。

> 【0080】ここで用いるキャパシタの実現方法の一例 を図20(a), (b)に示す。図20(a)はレイア ウト図、図20(b)は断面図である。図中、101は P形の半導体基板、102はN形のウェル、103はN +拡散層、104はアイソレーション用のSiO2、1 05はゲート絶縁膜、106はゲートとなる多結晶シリ コンもしくは金属、113は層間絶縁膜、108は配線 層、115は保護層、116はコンタクト孔である。キ ャパシタは、通常のMOSキャパシタと同じように、ゲ ート絶縁膜をはさんで、ゲート106と基板表面102 ・aとの間に形成される。キャパシタ絶縁膜として薄いゲ ート絶縁膜を用いているために、比較的小面積で大きな 静電容量が得られるのが特徴である。 ただし、 通常の M 50 OSキャパシタと異なる点は、ゲート下にNウェルがあ

21

るためにしきい値電圧 (フラットバンド電圧) が負であ ることである。したがって、ゲート側が正になるように 一方向の電圧が印加されるかぎり、その収電容量はほと んど一定であるという特徴がある。このキャパシタを作 るのに必要な工程は、ウェル形成、アイソレーション領 域形成、ゲート絶縁膜形成、ゲート形成、拡散層形成、 および配線の各工程であるが、これらはいずれも通常の CMOSプロセスに含まれている工程である。したがっ て、CMOSプロセスで製造される半導体装置ならば、 本キャパシタを作るために特に工程を追加する必要はな 10 ためである。

【0081】駆動回路7a,7bの一実現方法を図21 (a)に示す。図中、21は差動増幅器であり、MOS FET · Q21~Q25から成る。22は出力段であり、M OSFET・Q26~Q27から成る。CLは駆動回路の負 荷 (メモリアレーもしくは周辺回路) を等価的に1つの キャパシタで表したものである。差動増幅器21の2個 の入力端子のうち、一方には基準電圧VR′が入力さ れ、他方には出力段からVL1(VL2)が帰還されてい る。したがって、この回路はVL1(VL2)がVR′に追 随するように動作する。23は21,22から成る帰還 増幅器の動作を安定にするための、いわゆる位補償回路 である。MOSFET・Q28~Q30は、駆動回路が非活 性状態のとき出力を高インピーダンスにするため、およ びテストモードのときにVL1 (VL2)をVccレベルにす ' るためである。 すなわち、非活性状態のときはテスト信 号TEが低レベル、活性化信号φ1′(φ2′)が低レベ ルであり、QzeのゲートVccレベルになり、出力V L1 (VL2)が高インピーダンスになる。また、このとき が低減される。テストモードのときは、TEがVccレベ ルになり、Q6のゲートが低レベルになり、Vccが直接 出力される。駆動回路7cの一実現方法を図21(b) に示す。この回路でも、活性化信号 43′が低レベルの ときは、出力は高インピーダンスになる。なお、この回 の位相補償回路は7bのそれで兼用できる(7bと7c は並列に接続されているため)ので、ここには特に位相 補償回路は設けていない。

【0082】前述のように、駆動回路7aはVいを、7 bと7cとはVL2を発生するための回路である。通常状 40 態では、7cは常に活性化され、7aと7bはメモリが 動作状態のときのみ活性化される。そのため、活性化信 号φ3′は常にVccレベル、φ1′とφ2′とはメモリの 動作タイミング(タイミングの詳細は後述に従ってVcc レベルになる。テストモードのときは、 ø1′, ø2′, da'はすべて低レベルになり、テスト信号TEがVcc レベルになる。このときVL1とVL2は共にVccに等しく なる。これは、外部電源電圧を直接印加して、メモリの 動作(たとえばアクセス時間の電源電圧依存性)を調べ

を早くするために、ゆ1′, ゆ2′, ゆ3′をすべて活性 化することが望ましい。また、後述のように、Vizはワ ード線電圧Vcmおよび基板電圧Vmmを発生するのに用い られる。そこで、VCHおよびVBBの電圧レベルが標準値 から外れたときにゆ2、を活性化するようにすると、こ れらの電圧の安定度をよくすることができる。なお、活 性化信号φ1′, φ2′, φ3′およびテスト信号TEの 高レベルをV_{L2}でなくてV_{CC}としているのは、Pチャネ ルMOSFET・Q28、Q29を確実に非導通状態にする

【0083】駆動回路7aと7bとは、電流駆動能力が 大きくなければならない。メモリが動作状態のとき、7 aと7bとは大きな(数百~数千pF)負荷容量を駆動 する必要があるからである。特に7aは、センスアンプ が増幅動作をするとき、多数のデータ線を駆動しなけれ ばならない。たとえば、データ線1本の容量を0.3p F、同時に動作するセンスアンプの数を8192とする と、合計の容量は2500pFにもなる。そのため、7 a.7bの出力MOSFET・Q26としては、たとえば チャネル幅/チャネル長が3000μm/1.2μm程 度のものを用いる。7 cは、メモリが待機状態のときに リーク電流を保証する程度の電流駆動能力があればよい ので、その出力MOSFETは100μm/1.2μm 程度でよい。

【0084】接続回路15は、VいとVいとの電位差が 大きくなりすぎないようにするためのものである。VL2 とVtiとの電位差が大きいと、メモリアレーと周辺回路 との間で信号の授受のミスマッチが起こりうるからであ る。この回路の一例を図22に示す。図中、Q1, Q2, はQ25、Q27が非導通状態になるため、回路の消費電力 30 Q5はNチャネルMOSFET、Q4はPチャネルMOS FETである。NチャネルMOSFETのしきい値電圧 をVINとすると、Q1はVL1-VL2>VINのときに、Q2 はVL2-VL1>VTNのときにそれぞれ導通する。したが って、VL1とVL2との電位差はVIN以内に保たれる。Q 5のゲートには電源投入直後にのみ高レベルになる信号 WKが入力されている。これは特に、ViiとVizとの負 荷の時定数が大きく異なる場合に、電位差が生ずるのを 防止するのに有効である。Q1, Q2, Q5のいずれも非。 導通の場合でもコンダクタンスの比較的小さいMOSF ET・Q4は導通している。これは、たとえばメモリが 待機状態にある間に、VL1=VL2とする役割を果たす。 【0085】メモリアレー2内には、MOSFETQ 121とキャパシタC122から成る、いわゆる1トランジス タ・1キャパシタ形ダイナミックメモリセルMCijが、 ワード線WLiとデータ線DL」との交点に配置されてい る。図にはワード線は2本、データ線は1対しか示して いないが、実際には縦横に多数配置されている。キャパ シタC122の一端PL(プレート)は直流電流に接続す る。その電圧レベルは任意であるが、キャパシタC122 るのに有効である。電源投入直後は V_{L1} と V_{L2} の立上り 50 の耐圧の観点からは、メモリアレーの動作電圧の1/

2、すなわちVu/2が望ましい。

【0086】ワードドライバ31は、ロウデコーダ32 の出力を受けて、選択されたワード線を駆動する回路で ある。本実施例では、ワード線電圧をメモリアレーの動 作電圧 (ここではVL1=3.3V) よりも高くする。い わゆるワード線昇圧方式を採用している。この方式の利 点は、メモリセルの蓄積電圧を大きくできることであ る。そのため、ワード線電圧発生回路46で作られた電 圧VcH (VcH>VL1)を選択されたワード線に供給す

23

【0087】センスアンプ33は、データ線上の微小信 号を増幅するための回路であり、NチャネルMOSFE T·Q125, Q126から成るフリップフロップと、Pチャ ネルMOSFETQ127, Q128から成るフリップフロッ プによって構成されている。センスアンプはøsを高レ ベル、/øsを低レベルとしてMOSFETQ136, Q1 37を導通状態にすることによって、活性化される。

【0088】 データ線プリチャージ回路34は、メモリ セル読出しに先立って各データ線を所定の電圧Vzに設 定するための回路である。プリチャージ信号かを印加 することによって、MOSFETQ129~Q131が導通状 態になり、データ線DLi/DLiの電圧はVPに等しく なる。なお、データ線プリチャージ電圧VPは任意の電 圧でよいが、データ線充放電電流を低減する観点から は、メモリアレーの動作電圧の1/2、すなわちVL2/ 2にするのが望ましい。

【0089】データ線選択回路35は、カラムデコーダ 37の出力 øvs を受けて、選択されたデータ線対をMO SFET・Q132、Q133を通して入出力線 I/O,/I /Oに接続する回路である。本実施例では、カラムデコ 30 ーダ37は端に1個だけ配置し、その出力 ørs を複数の データ線選択回路に分配するという、いわゆる多分割デ ータ線と呼ばれる手法を用いている。これはカラムデコ ーダの占有面積低減に有効である。

【0090】本実施例では、センスアンプ33、データ 線プリチャージ回路34、データ線選択回路35を左右 のメモリアレーで共有する、いわゆるシェアドセンス、 シェアドI/Oと呼ばれる手法を採用している。これ は、33,34,35を共有することにより、その占有 面積を低減するのに有効である。そのため、メモリアレ 40 ーと33,34,35との間に、スイッチ信号 øs fl お よびめSHRによって制御されるスイッチ回路36Lおよ び36 Rが設けられている。

【0091】メインアンプ38、データ出力バッファ3 9. データ入力バッファ40. 書込み回路41は、デー タの入出力のための回路である。読出しの場合は、セン スアンプ33にラッチされているデータが、入出力線, メインアンプ38、データ出力バッファ39を介して、 データ出力端子Dontに出力される。書込みの場合は、 データ入力端子Dinから入力されたデータが、データ入 50 供給できるようになる。プリチャージ信号φρが低レベ

カバッファ40,書込み回路41を介して入出力線に設 定され、さらにデータ線選択回路35、データ線を通し てメモリセルに書き込まれる。本実施例では、前述のよ うに、38,40,41は内部電源電圧VL2で動作させ て、消費電力の低減と動作の安定化を図っている。デー タ出力バッファ39のみは、外部インタフェース(ここ ではTTLコンパチブル)の都合上、外部電源電圧Vcc (=5V)で動作されている。

【0092】ロウアドレスバッファ42、カラムアドレ 10 スバッファ 4 3 は、外部アドレス信号Aを受けて、それ ぞれロウデコーダ32、カラムデコーダ37にアドレス 信号を供給する回路である。タイミング発生回路44 は、外部制御信号/RAS,/CAS,/WEを受け て、メモリの動作に必要なタイミング信号を発生する回 路である、これらの回路も、内部電源電圧でVL2で動作 させて、消費電力の低減と動作の安定化を図っている。 【0093】ワード線電圧発生回路46は、前述のよう に、ワード線電圧VcH (ここでは約5V)を発生する回 路である(後述のようにこの電圧はスイッチ回路でも使 20 用される). データ線プリチャージ電圧発生回路47 は、データ線プリチャージ電圧Vp)(ここでは1.65 V)を発生する回路である。基板電圧発生回路48は、 半導体基板に印加する電圧VBB (ここでは-2V)を発 生する回路である。これらの回路の電源は、Vccではな く、安定化されたVヒュもしくはVヒュである。そのため、 Vccが変化しても出力電圧の変動が少ないという利点が ある。

【0094】次に、このDRAMの読出しの場合の動作 を、図23の動作波形図を参照しながら説明する。

【0095】待機状態(/RAS,/CASともに高レ ベル) のときは、データ線プリチャージ信号 ゆいおよび スイッチ信号 φSHL, φSHR がともに高レベル (= VL2) であり、データ線DL、/DLがVeに設定されてい る。また、センスアンプ駆動信号のSAN、のSAPおよび入 出力線 I / O, / I / OもVeにプリチャージされてい る (これらのプリチャージ回路は図13には示されてい ない)。この状態では、電圧リミッタの駆動回路活性化 信号のうち、ø3′のみが高レベル(= Vcc)、ø1′, ø2′は低レベルである。したがって、消費電力の小さ い特機時用の駆動回路7cのみが活性化されており、こ れによって内部電源電圧VL2のレベルが保持されてい る。また、接続回路15を通してVuのレベルも保持さ れている。電流駆動能力が大きいが消費電力も大きい7 a、7bは非活性状態である。こうすることにより、待 機時の消費電力を低減することができる。

【0096】/RASが低レベルになると、まず周辺回 路用の駆動回路活性化信号φ2′が高レベル(=Vcc) になる。これにより、電流駆動能力の大きい76が活性 化され、VL2を電源として動作する周辺回路に大電流を ル (=0V) になり、選択されたメモリアレー側のスイッチ信号 (図23の場合はゆSHL) はVCHレベルまで昇圧され、反対側のスイッチ信号 (図23の場合はゆSHL) は0 Vになる。ゆSHLを昇圧するのは、次のような理由による。センスアンプの電圧振幅は後述のようにVL1であるが、ゆSHLのレベルがVL2であると、データ線の電圧振幅がVL2-VINに低下し、その結果メモリセルの蓄積電圧もVL2-VINに低下してしまう (VINはNチャネルMOSFET・Q123、Q124のしきい値電圧)。 ゆSHLを昇圧することによってこれを防止し、メモリセルの蓄積電圧を確保することができる。

【0097】次に、ロウアドレスバッファ42およびロウデコーダ32が動作すると、1本のワード線WLiが選択され、その電圧がVcHになる。WLi上の各メモリセルから各データ線に信号電荷が読出され、データ線の電位が変化する。図18の動作波形は、メモリセルのキャパシタにあらかじめ高電位(≒VLI)が蓄積されていた場合の例であり、データ線DLjの電位がわずかに上昇し、/DLjとの間に電位差を生じている。

【0098】センスアンプの動作に先立って、メモリア 20 レー用の駆動回路活性化信号 φ1′が高レベル (= Vcc)になる。これにより、駆動回路7 aが活性化され、VL1を電源として動作するセンスアンプ駆動信号発生回路45に大電流を供給できるようになる。次に、φsが高レベル (=0V)になる。これにより、MOSFET・Q136, Q137が導通状態になり、φsanはをQ136通して接地され、φsapはQ137を通してVL1に接続される。これによって、データ線DLj/DLj間の微小な電位差が増幅され、一方(図23の場合はDLj)はVL1に、他方(図23は/ 30 DLj)は0 Vになる。

【0099】/CASが低レベルになると、カラムアドレスバッファ43,カラムデコーダ37が動作し、1本のデータ線が選択される。これにより、データ線選択信号かいが高レベル(=VL2)になり、データ線選択回路35を通してデータ線が入出力線に接続される。センスアンプ33にラッチされていたデータは、入出力線、メインアンプ38、データ出力バッファ39を介して、データ出力端子Dontに出力される。

【0100】/RASが高レベルに戻ると、まずワード 40 線WLiが低レベルになり、ゆs,/øs, øsHL, øsBR, øpが元のレベルに復帰する。メモリアレー用の駆動回路活性化信号φ1′はここで低レベル(=0V)になり、駆動回路7aが非活性状態になる。さらに、/CASが高レベルに戻ると、周辺回路用の駆動回路活性化信号φ2′も低レベル(=0V)になり、駆動回路7 bが非活性状態になる。

【0101】以上の説明から明らかなように、駆動回路 の活性化信号φ1′およびφ2′は、それぞれ必要なとき にのみ高レベルになる。すなわち、φ1′はセンスアン アの動作開始直前から/RASが高レベルに戻るまで、 ø2. は/RASまたは/CASが低レベルにあるとき に、それぞれ高レベルになる。これにより、駆動回路7 a、7 bで消費される電力の低減が実現できる。

26

【0102】以上説明したように、本実施例によれば、デプリーション形のFETを用いず、エンハンスメント形のFET同士のしきい値電圧差を基準とする基準電圧発生回路を作ることができる。エンハンスメント形のFET同士の特性を合せることはデプリーション形とエン10 ハンスメント形のFETの特性を合せることよりも容易であるから、従来よりも安定な基準電圧を得ることができる。したがって、たとえば前述のメモリしSIの電圧リミッタに適用した場合、より安定な内部電源電圧を発生することができる。

【0103】 「第2グループ)以下、図面を参照して本発明の第2のグループの実施例を説明する。以下の説明では、主として本発明をMOS技術による半導体装置に適用した例を示すが、本発明は他の半導体装置、たとえばバイポーラやBiCMOS技術による半導体装置にも適用できる。また、外部電源電圧および内部電源電圧は正である場合について述べるが、負である場合でも、トランジスタの極性などを逆にすることによって本発明が適用できる。

【0104】まず、第2のグループの基本概念を説明する

【0105】図24に本実施例を示す。図中、VLが電 圧リミッタ回路であり、外部電源電圧Vccから内部電源 電圧VL1~VL3 (以下、VLi (i=1, 2, 3)として 説明する)を発生する。電圧リミッタ回路VLは、基準 30 電圧発生回路VRと駆動回路Bi~B3 (以下Bi(i= 1.2.3) として説明する) から成る。基準電圧発生 回路VRは、外部電源電圧Vccや温度による変動が少な い安定な電圧VRを発生し、各駆動回路Bi(Bi~B3) は、VRをもとに電流駆動能力の大きい電圧VLIを発生 する。各駆動回路Biは、帰還増幅器Aiと相位補償回路 C_i (i=1, 2, 3)から成る。 $Z_1 \sim Z_3$ は、電圧リ ミッタ回路VLの負荷となる半導体装置内の回路であ り、それぞれVL1~VL3を電源として動作する。 ゆ1~ φ3は、それぞれ負荷回路Z1~Z3を制御するタイミン グ信号である。ゆい~ゆ3′は、それぞれゆい~ゆ3に同 期したタイミング信号である。

【0106】本実施例の第1の特徴は、電圧リミッタ回路の負荷となる内部回路をZ1~Z3の3個の分割し、それに応じて電圧リミッタ回路内の駆動回路もB1~B3の3個に分割し、それぞれに位相補償を施したことである。一般に、半導体装置内の回路には、容量、抵抗、インダクタンス、非線形素子、あるいはそれらの組合せなど極めて多種・多様なものが含まれる。しかも、それらが半導体チップ上に分散して(すなわち分布定数的に)50存在する。そのような複雑な負荷を有する帰還増幅器を

安定に動作させるための位相補償は極めて難しい。本実 施例のように、負荷回路を種類や大きさに複数個に分割 すれば、各負荷回路に適した帰還増幅器および位相補償 回路の設計は比較的容易になる。これにより各駆動回路 の動作を安定にすることができる。

27

【0107】負荷回路の分割方法としては、例えば下記 の方法が考えられる。

【0108】 ② 抵抗性負荷と容量性負荷とに分割する 方法。

【0109】② 負荷の大きさ(消費電流)によって分 10 割する方法。

【0110】③ 回路の動作タイミングによって分割す る方法。

【0111】 ④ 回路の半導体チップ内の物理的位置に よって分割する方法。

【0112】物理的位置によって分割した場合は、必要 に応じて駆動回路B1~B3を分散配置することが望まし 11

【0113】本実施例の第2の特徴は、各駆動回路Bi に、各負荷を制御するタイミング信号ゆぇに同期した信 号ゅ」、が入力されていることである。一般に、半導体 装置内の回路に流れる電流は、動作モードによって大き く変化する。このことは、電源側から見れば、負荷のイ ンピーダンスが変化することを意味する。このような負 荷変動に対応できるようにするために、本実施例では、 タイミング信号φi′を用いる。φi′によって帰還増幅 器Aiや位相補償回路Ciの回路定数を変化させ、常に負 荷の動作モードに適応した特性にすることができる。こ れにより、常に駆動回路の動作を安定にすることができ

【0114】なお、本実施例では、負荷回路Z1~Z3の 動作電圧VL1~VL3のレベルはすべて等しいとしてい る。そのため、基準電圧発生回路は1個だけ設け、その 出力VRを駆動回路B1~B3で共通に使用している。負 荷回路によって動作電圧が異なる場合は、図25のよう に基準電圧発生回路を複数個設ければよい。あるいは基 準電圧発生回路は1個だけとしておき、駆動回路B1~ B3内に電圧変換機構を設けてもよい。

【0115】図26に本発明の他の実施例を示す。本実 施例の特徴は、負荷回路Z1の動作モードに対応して複 数 (ここでは2個) の駆動回路を設け、それらの出力を スイッチで切替えていることである。駆動回路B11, B 12にはそれぞれ、Z1の動作に同期したタイミング信号 φi′およびその補信号/φi′が入力されている。 B₁₁, B₁₂の出力 V_{L11}, V_{L12}のうちの一方が、スイッ チSWで選択されて、負荷 Z_1 に供給される。 ϕ_1 'が高 レベル、ø1′が低レベルのときは、B11が活性化、B 12が非活性化され、スイッチSWはVL11側に接続され る。逆に、φ1′が低レベル、/φ1′が高レベルのとき は、Biiが非活性化、Bizが活性化され、スイッチSW 50 ベルになる信号WKを用いて、ViiとVizとを接続する

はVL12側に接続される。すなわち、2個の駆動回路B 11、B12のうちの一方だけが負荷回路Z1に内部電源電 圧VLIを供給するのに使用され、他方は切り離された状 態にある。

【0116】図24の実施例では、負荷の変動に対応す るために、駆動回路の回路定数を変えるという方法を採 っていた。しかし、負荷のインピーダンスが動作モード によって極めて大きく変化し、単なる回路定数の変更だ けでは複数の動作モードで安定に動作させることが困難 なことがある。このようなときに本実施例の方法が有効 である。 各駆動回路は1つの動作モード専用に設計すれ ばよいからである。たとえば、Ziが動作状態にあると きと待機状態にあるときとで、非常に大きな消費電流の 変化があるとする。この場合は、駆動回路 Β11 は Z1が 動作状態にあるときに、B12はZ1が待機状態にあると きにそれぞれ安定に動作するように、帰還増幅器および 位相補償回路を設計しておけばよい。

【0117】本実施例では、使用されない方の駆動回路 は非活性化しているが、これは必ずしも必要ではない。 使用されない方の駆動回路はスイッチによって切り離さ れるからである。しかし、消費電力を低減するためには 非活性状態にしておく方が望ましい。また、スイッチに よって駆動回路の出力を切り替えているが、駆動回路が 非活性状態のときにその出力が高インピーダンスになる ように設計しておけば、スイッチは不要である。

【0118】図24の実施例では、駆動回路を分割して いるために、内部電源電圧VL1~VL3の間に電位の差が 生じることが懸念される。内部電源電圧間の電位差が大 きいと、負荷回路 Z1~Z3相互間に信号の授受がある場 30 合にミスマッチが起こったり、素子が破壊したりするこ とがある。図27にこれを防止する一方法を示す。簡単 のため、負荷および駆動回路を2個に分割した場合につ いて示してある。本実施例では、2個の内部電源電圧同 士を2個のNチャネルMOSトランジスタQ1, Q2によ って接続している。MOSトランジスタのしきい値電圧 をVtHとすると、Q1はVL1-VL2>VtHのときに、Q2 はVL2-VL1>VTHのときにそれぞれ導通する。したが って、VL1とVL2との間の電位差はVTE以内に保たれ る。

【0119】内部電源電圧同士を接続する方法は、図2 7に示したものに限られない。 図28 (a)~(e) に いくつかの例を示す。最も単純な方法は、同図(a)な いし (e) のように、抵抗あるいは等価的に抵抗とみな せる素子によって接続する方法である。同図(d)は、 図27と同様に、内部電源電圧間の電位差が一定値を越 えないようにする方法である。ここでは、MOSトラン ジスタのかわりにダイオードD1, D2を用いている。V LIとVL1との間の電位差は、ダイオードのオン電圧以内 に抑えられる。同図(e)は、電源投入直後にのみ高レ 方法である。これは特に、負荷VいとVいとの立上りの時定数が大きく異なる場合に、電位差が生じるのを防止するのに有効である。もちろん、図27および図28(a)~(e)のうちいくつかを組合せた接続方法を採用してもよい。

29

【0120】なお、ここで述べた接続方法は、位相補償を施していない電圧リミッタに対しても有効である。
【0121】図24~図27では簡単のため、負荷回路を単一のインピーダンスZiで表していた。しかし、実際の半導体装置における負荷は図29に示すように、半 10 導体チップ内に分布している場合が多い。このような場合は、分布した負荷の途中あるいは遠い端の部分から増幅器Aiへ帰還をかけてもよい。図の例では、Aiへは分布した負荷Zii~Zigの中央部から、Aiへは負荷Zii~Zigの中央部から、Aiへは負荷Zii~Zigの中央部から、Aiへは負荷Zii~Zigの中央部から、Aiへは負荷Zii~Zigの中央部から、Aiへは負荷Zii~Zigの中央部から、Aiへは負荷Zii~Zigの中央部から、Aiへは負荷Zii~Zigの中央部から、Aiへは負荷Zii~Zigの中央部から、Aiへは負荷Zii~Zigの定端からそれぞれ帰還をかけている。こうすることによる利点は、配線のインピーダンスによる内部電源電圧の低下部を補償でき、駆動回路から違い負荷の動作を安定化できることである。分布した負荷の途中あるいは遠端から帰還をかける場合は、位相補償回路の入力 20

【0122】[帰還增幅器と位相補償回路]次に、本発明に用いるのに好適な帰還増幅器と位相補償回路について説明する。

も同じ個所からとることが望ましい。

【0123】図30(a)に帰還増幅器Aiと位相補償回路Ciの一実施例を示す。図中、21は差動増幅器であり、MOSトランジスタQzi~Qz5から成る。22は出力段であり、MOSトランジスタQzi~Qz5から成る。差動増幅器21の2個の入力端子のうち、一方には基準電圧VRが入力され、他方には出力段からVLが帰還30されている。Ciは位相補償回路であり、抵抗RDとキャバシタCDが直列に接続されている。この回路の帰還をかけないときの小信号等価回路を図30(b)に示す。簡単のため、負荷が単独の容量CLである場合を示してある。ここで、gal、gazはそれぞれ差動増幅器、出力段の伝達コンダクタンス、rl、rzはそれぞれ差動増幅器、出力段の伝達コンダクタンス、rl、rzはそれぞれ差動増幅器、出力段の出力抵抗、Coは出力段の入力容量(Qz6のゲート容量)である。

【0124】この回路の周波数特性を図31(a),

(b)を用いて説明する。まず位相補償を施さない場合について述べる。図31(a)は位相補償回路がない場合の周波数対利得の関係である。図中、aは差動増幅器21の利得vi′/vi、bは出力段22の利得vo/vi′、cは総合の利得vo/viである。a, bはそれぞれ、f1, f2なる周波数で6dB/octの割合で低下し始める。ここで、

 $f_1=1/(2\pi C_6 r_1)$, $f_2=1/(2\pi C_1 r_2)$ である。この例では $f_1>f_2$ であるから、総合の利得 e^2 = e^2 で、さらに e^2 であると12dB/octの割合で低

下する。これらの点f2、f1がいわゆるボール周波数である。前述のように、帰還増幅器が安定に動作するためには、12dB/octで低下し始める点(ここではf1)における利得が0dB以下でなければならない。図から明らかなように、f1とf2とが比較的近接していると、この条件が満たされないことが多い。図31(a)では満たされていない。したがって、f1とf2とを十分離すことによって、帰還増幅器を安定化することができる。

【0125】ここで位相補償回路Ciを付加すると、周波数特性が図31(b)のようになる。すなわち、差動増幅器21の利得は変わらないが、出力段の利得はP21, Z2, P22の3ヵ所で折れ曲がった特性になる。P21とP22はボール、Z2は零点と呼ばれる点である。これらの点の周波数は次のとおりである。

[0126] $f_{21}=1/(2\pi(C_Dr_2+C_Lr_2C_DR_D))$ $f_{22}=(C_Dr_2+C_Lr_2C_DR_D)/(2\pi C_LC_Dr_2R_D)$ $f_{22}=1/(2\pi C_DR_D)$

この図から明らかなように、 f_2 を差動増幅器のポール 周波数 f_1 の近傍に設定することによって、すなわち C_0 $R_0 = C_6$ r_1 とすることによって、総合の利得の f_1 における折れ曲がりがなくなる。その結果、総合の利得は、周波数が f_{21} を越えると f_{22} を越えると f_{23} を越えると f_{24} を越えると f_{25} を越えると f_{25} を越えると f_{26} で低下するようになる。ここで、 f_{26} 0 f_{27} 1 f_{27} 2 f_{27} 3 f_{27} 4 f_{27} 6 f_{27} 6 f_{27} 7 f_{27} 7 f_{27} 7 f_{27} 8 f_{27} 8 f_{27} 9 f_{27} 9

と出力との間にキャパシタCFを挿入することによって、位相補償を行っている。この回路の帰還をかけないときの小信号等価回路を図32(b)に、その周波数特性を図33に示す。この場合は、差動増幅器の方の利得が、P11, Z1, P12の3ヵ所で折れ曲がった特性となる。この場合も前実施例と同様、f1≒f2となるように設定し、f11とf12とを十分離すことによって、帰還増幅器を安定化することができる。本実施例の特徴は、位相補償用のキャパシタCFが増幅段の入力と出力との間に挿入されているため、いわゆるミラー効果により見掛けの静電容量が大きくなることである。したがって、実際の静電容量が比較的小さくても位相補償を行うことができるので、キャパシタの占有面積を低減することがで

【0128】ここで図30(a)もしくは図32(a)の位相補償回路に用いるキャパシタについて説明する。これらのキャパシタとしては、静電容量がかなり大きく(通常数百~数千pF)、しかも電圧依存性の小さいものが必要である。図34(a)に通常のCMOSプロセスでこれを実現する一方法を示す。図中、101はP形50の半導体基板、102はN形ウェル、103はN*拡散

層、104はアイソレーション用のSiO2、105は ゲート絶縁膜、106はゲートである。キャパシタは、 通常のMOSキャパシタと同じように、ゲート絶縁膜1 05をはさんで、ゲート106と基板表面102aとの 間に形成される。キャパシタ絶縁膜として薄いゲート絶 縁膜を用いているために、比較的小面積で大きな静電容 量が得られるのが特徴である。ただし、通常のMOSキ ャパシタと異なる点は、ゲート下にNウェルがあるため に、しきい値電圧が負であることである。これを図34 電圧(ゲート側が正)、縦軸は静電容量である。しきい 値電圧 (フラットバンド電圧) は、静電容量が大きく変 化するときの印加電圧Voであるが、Vo<0である。し たがって、ゲート側が正になるように一方向の電圧が印 加されるかぎり、その収電容量はほとんど一定であると いう特徴がある。双方向の電圧が印加されうる場合は、 図34 (a) に示したキャパシタを2個用い、図34 (c) のように互いに逆方向に並列接続すればよい。

31

【0129】本実施例のキャパシタを作るのに必要な工 程は、ウェル形成、アイソレーション領域形成、ゲート 20 絶縁膜形成、ゲート形成、拡散層形成、および配線の各 工程であるが、これらはいずれも通常のCMOSプロセ スに含まれている工程である。したがって、CMOSプ ロセスで作られる半導体装置ならば、本キャパシタを作 るために特に工程を追加する必要はない。

【0130】また、本発明を適用する半導体装置によっ ては、積層容量が利用できることがある。たとえば、積 層容量をメモリセルのキャパシタとして用いたDARM がそうである。このような場合は、積層容量を位相補償 用キャパシタとして用いてもよい。積層容量を用いたD 30 Vm′を調整することができる。 RAMについては、アイ・イー・イー・イー、ジャーナ ル・オブ・ソリッド・ステート・サーキッツ, 第15 巻、第4号, 第661頁から第666頁, 1980年8 月(IEEE Journal of Solid-State Circuits, Vol. SC-22, No. 3, pp. 661-666, Aug. 1980) に記述されている。

【0131】[基準電圧発生回路]次に、本発明による 電圧リミッタ回路に用いるのに適した基準電圧発生回路 について説明する。なお、ここで述べる基準電圧発生回 路は、位相補償を施していない電圧リミッタ回路にもち 40 ろん用いることができる。また、グループ1で説明した 実施例を応用することができることもいうまでもない。 【0132】電気リミッタの出力電圧VLは、基準電圧 VRを基に作られる。したがって、VRの特性によって、 VLの特性を任意に設定できる。半導体装置において電 圧リミッタ回路を使用する際には、VLの外部電源電圧 Vcc依存性が特に重要であるから、VRのVcc依存性に 特に留意して設計する必要がある。これに関しては、種 々の目的に応じた特性例とその発生法が、特願昭56-57143,特顧昭56-168698,特願昭57-50 す。出力電圧 V_R を低くするときは、図35と同様

220083,特願昭60-261213,特願昭63 -8372, 特顧昭63-125742, 米国特許第4 100437号などに開示されている。これらの回路が 本発明に適用可能なことはいうまでもない。

【0133】図24~図27の実施例では、基準電圧V Rを直接駆動回路に入力していた。しかし、基準電圧発 生回路で得られる電圧は、必ずしも半導体装置内で用い る内部電源電圧として適当な値であるとは限らない。こ の場合は電圧の変換が必要になる。また、場合によって (b)を用いて説明する。横軸はキャパシタに印加する 10 は、基準電圧の製造プロセスによるばらつきを補償する ために、電圧の微調整、いわゆるトリミングが必要にな ることがある。電圧の変換およびトリミングの方法とし ては、前記の米国特許第4100437号に記載されて いる方法を用いてもよいが、ここでは通常のMOSプロ セスで作られる半導体装置に適した方法を紹介する。 【0134】図35に回路図を示す。図中、DAは差動 増幅器、Q31~Q43はPチャネルMOSトランジスタ、 F1~F8はヒューズである。VRが入力電圧(基準電圧 発生回路の出力)、VR′が出力電圧(駆動回路の入力 となる)である。DAの入力端子の一方には、VRが入 力され、他方にはVR'をMOSトランジスタQ31~Q 42によって分割したVR″が帰還されている。DAの増 幅率が十分大きいとすれば、出力電圧VR′は次式で与 えられる。

> $[0135] V_R' = ((R_1 + R_2)/R_2) \cdot V_R$ ここで、R1はQ31~Q38から成る回路を等価的に抵抗 とみなしたときの抵抗値、R2はQ39~Q42から成る回 路を等価的に抵抗とみなしたときの抵抗値である。ヒュ ーズを切断することによりR1, R2が変わるので、

【0136】具体的なトリミングの方法を図36を用い て説明する。この図は、入力VRと出力VR′との関係を 示したものである。図中、dがヒューズを全く切断しな いときの特性である。ヒューズF1, F2, F3を順に切 断すると、上記Rıが大きくなるので、c,b,aで示 すようにVR′は高くなる。ヒューズF4、F5、F6を順 に切断すると、上記R2が大きくなるので、e, f, g で示すようにVR' は低くなる。したがって、まずVRを 観測し、図13を見てVR′が最も目標値VRO′に近く なるように、ヒューズの切断方法を選択すればよい。わ れわれの目標は、VRが広い範囲でばらついても、VR´ がある範囲内VRO′±ΔVR′に入るようにすることで ある。そのためには、図中に破線で示したように、ある トリミング方法 (たとえばa) を採用したときにV_R' =VRO′+ΔVR′になるときに、それと隣接するトリ ミング方法(たとえばb)を採用するとVR´=VRO´ -ΔVg′になるように、回路定数 (各MOSトランジ スタのチャネル幅/チャネル長)を選んでおけばよい。 【0137】図37にトリミング回路の他の実施例を示 に、ヒューズF4, F5, F6を順に切断すればよい。図35との相違点は、出力電圧VR′を高くする方法にある。この場合は、まずヒューズF7を切断し(この時点で入出力特性は図36のhのようになるように回路定数を選んでおく)、次にF4, F5, F6を順に切断していけばよい。本回路は、図35の回路よりもヒューズの数が少なく、したがって占有面積を小さくできるという利点がある。

33

【0138】図35および図37に示した回路は、前記 米国特許に記載されている回路に比べて、通常のMOS プロセスで作った場合の占有面積が小さいという利点が ある。すなわち、米国特許に記載されている回路では、 出力電圧VR′を分割するための案子として、抵抗を用 いていたのに対し、図35および図37の回路ではMO Sトランジスタを用いている。回路の消費電流を低減す るためには、電圧分割用素子の等価抵抗はかなり大きく (数百kπ程度) しなければならない。通常のMOSプ ロセスでは、抵抗よりもMOSトランジスタの方が、小 面積で等価抵抗の大きい素子が得られる。ただし、MO Sトランジスタを用いると、そのしきい値電圧の変動に 20 よってVg'の特性が変動することが懸念されるが、各 トランジスタのチャネル幅・チャネル長を十分大きくし てばらつきを抑え、バックゲートをソースに接続して基 板電位変動の影響を回避し、さらにしきい値電圧のばら つき分も見込んでヒューズの切断方法を選択することに より、解決できる。

【0139】次に、トリミング回路に用いるMOSトランジスタについて、図38(a),(b)によって説明する。前述のように、各トランジスタのバックゲートは、基板電位変動の影響を抑えるために、それぞれのソ 30一スに接続することが望ましい。たとえば、基板がP形の場合は、図38(a)に示すようなPチャネルMOSトランジスタを用いればよい。基板がN形の場合は、図38(a)において導電形をすべて逆にしたNチャネルMOSトランジスタを用いればよい。また、図38(b)のように、二重のウェル構造にして、外側のウェル112の電位を固定(ここでは接地)することにより、基板電位変動に対してさらに強くすることができる。

【0140】次に、トリミング回路に用いるヒューズに 40ついて説明する。ヒューズとしては、たとえば多結晶シリコンなど、半導体メモリの欠陥救済に用いられているものと同じものが利用できる。したがって、欠陥救済回路を有する半導体メモリならば、ヒューズを作るために特に工程を追加する必要はない。ヒューズの切断方法は、レーザ光を用いる方法でも、電気的な方法でもよい。レーザ光を用いる方法には、切断用のトランジスタが不要であるため、占有面積を小さくできるという利点があり、電気的な方法には、高価なレーザ光照射装置を用いなくてもよいという利点がある。 50

【0141】図39(a)に V_R から V_R 个への変換回路の他の実施例を示す。図35あるいは図37の回路との相違点は、PチャネルMOSトランジスタ Q_{48} を追加したことである。これにより、出力電圧 V_R の最大値は $V_{CC} - |V_{TP}|$ (V_{TP} はPチャネルMOSトランジスタのしきい値電圧)に抑えられる。これを図39を用いて説明する。この図は、 V_R と V_R の V_{CC} 依存性を示したものである。図35あるいは図37の回路では、 V_{CC} が低いとき V_R = V_{CC} である。しかし図39(a)の回 路では、 Q_{48} の追加により、 V_{CC} が低いとき V_R = V_{CC} = V

【0142】本実施例の利点は、Vccが通常動作状態 (たとえば5V) よりもかなり低いとき (たとえば3 V)の、内部電源電圧VLの電圧安定度がよいことであ る。これを図39 (c)を用いて説明する。この図は、 図30(a)もしくは図32(a)の駆動回路におい て、Vccが低いときの電力電圧Viと電流 Iiの関係の一 例である。VR′を発生するのに図35あるいは図37 の回路を用いた場合は、Vccが低いときはVL≒VR´≒ Vccであるから、駆動回路の出力MOSトランジスタ (図30(a)もしくは図32(a)のQ16)のドレイ ン・ソース間電圧がほとんど0であり、電流駆動能力が 小さい。そのため、出力電流(負荷の消費電流) I Lが 大きくなると、VLが低下してしまう。これに対して Vg′を発生するのに図39 (a)の回路を用いた場合 は、VL≒VR´≒Vcc− | VIP | であるから、駆動回路 の出力MOSトランジスタのドレイン・ソース間電圧は ほば | Vrp | (この例では0.5V) に等しい。したが って、その電流駆動能力は比較的大きく、VLの低下量 は小さい。すなわち、あらかじめVェを少し低く設定し ておくことにより、電圧変動量を動作する半導体装置内 の回路の、Vccが低いときの動作がより安定になり、V ccに対する動作マージンが大きくなる。

【0143】なお、図39(a)の回路Q48も、前述のトリミング回路のMOSトランジスタと同様、基板電位変動の影響を抑えるために、図38(a),(b)に示す構造にしておくのが望ましい。

【0144】[チップ内配置・配線]次に、本発明を実際の半導体チップ内に実装する場合の、回路配置方法、 の ならびに基準電圧VRや内部電源電圧VLの配線方法について述べる。本発明を適用する半導体装置として、ここではDRAMを例に取り上げるが、もちろん他の半導体装置にも本発明は適用可能である。また、ここで述べる配置・配線方法は、位相補償を施していない電圧リミック回路に対しても有効である。

【0145】図40に電圧リミッタ回路をDRAMに適用した場合の、望ましい回路配置および配線の一例を示す。図中、1は半導体チップ、2a,2bは微細MOSトランジスタで構成されているメモリアレー、3a,350 b.3cは周辺回路である。4,5はそれぞれ接地V

GND、外部電源電圧Vcc用のボンディングパッド、6は 基準電圧発生回路、7a,7b,7c,7dは駆動回路 である。6と7a~7dとにより電圧リミッタ回路を構 成している。7a.7b.7cはそれぞれ、周辺回路3 a, 3b, 3cを駆動する内部電源電圧VL1, VL2, V L3を発生する。7 dはメモリアレー2a, 2bを駆動す る内部電源電圧VLAを発生する。

35

【0146】本実施例の特徴は、基準電圧発生回路6と 駆動回路7a~7dとを分離し、基準電圧発生回路は接 地電位入力用ボンディングパッドの近傍に、駆動回路は 10 それぞれの負荷回路の近傍に配置したことである。その ため、接地電位入力用ポンディングパッドから基準電圧 発生回路までの接地配線8、および各駆動回路から各負 荷回路までの内部電源電圧配線11a~11dが短くな り、それらのインピーダンスが小さくなる。これによ り、配線8上の雑音が減少するので、基準電圧発生回路 の接地レベルが安定し、安定な基準電圧VRが得られ る。また、配線11a~11dのインピーダンスによる 内部電源電圧VL1~VL4の電圧降下が減少するので、V L1~VL4のレベルが安定し、負荷回路の動作が安定にな 20

【0147】本実施例のもう一つの特徴は、接地配線の 方法にある。まず、基準電圧発生回路用としては、専用 の短い配線8を設ける。他の回路用としては、配線9a ~9 dを設ける。 すなわち、各駆動回路とその負荷回路 とは共通の線で配線するが、他の駆動回路や負荷回路と は分離する。この配線方式の利点は、各回路が動作する ときに流れる電流によって接地配線上に発生する雑音 が、他の回路に悪影響を与えるのを防止できることであ る。特に、基準電圧発生回路の接地配線に雑音が生ずる 30 と、すべての内部電源電圧VL1~VL4のレベルが変動す るので、基準電圧発生回路用の接地配線だけは必ず他の 接地配線とは分離しておくことが望ましい。また、メモ リアレー用の接地配線も他の接地配線と分離しておくこ とが望ましい。なぜならば、DRAMではセンスアンプ が増幅動作を行うとき、多数のデータ線(その容量は通 常数千pF)が同時に充放電され、接地配線に大きな雑 音が発生するからである。

【0148】図41に回路配置および配線の他の実施例 を示す。本実施例では、周辺回路3がチップの中央に集 40 中して配置され、さらに接地および外部電源電圧Vcc用 のボンディングパッド4、5もチップの中央に配置され ている。本実施例でも、基準電圧発生回路6は接地電位 入力用ボンディングパッドの近傍に、駆動回路7a,7 dはそれぞれの負荷回路の近傍に配置されている.

【0149】この実施例の利点は、図41から明らかな ように、配線長が短くなることである。これにより、外 部電源電圧Vccの変動や負荷回路に流れる電流の変動に 対して強くなる。すなわち、前実施例では、Vcc用ポン ディングパッドと各駆動回路との間の配線10が長いた 50 a,107c、およびコンタクト孔116a,116c

め、そのインピーダンスが大きく、負荷回路の消費電流 によってVccのレベルが低下する。もちろんこの低下分 は各駆動回路で吸収するようになっているが、低下量が あまりに大きいと吸収しきれなくなり、内部電源電圧V Lのレベルの低下を招くことがある。これに対して本実 施例では、Vcc配線10のインピーダンスが小さいの で、その分大きな負荷電流を流すことができる。またV ccの低下に対しても強い。

【0150】図40もしくは図41において、接地配線 の雑音を特に問題にしているのは、基準電圧VRおよび 内部電源電圧VLiが接地電位を基準にして発生されるか らである。逆に、VR、VLiが外部電源電圧Vccを基準 として発生される場合は、Vcc配線の雑音の方が問題に なる。この場合は、基準電圧発生回路をVccポンディン グパッドの近傍に配置し、Vcc用配線を各回路ごとに分 離すればよい。

【0151】なお、図40もしくは図41に示した配置 ・配線方法において、基準電圧VRを基準電圧発生回路 から各駆動回路まで配線しているが、この配線12には シールドを施しておくのが望ましい。半導体チップ内の 他の回路から雑音を受けてVRが変動するのを防ぐため である。通常の半導体製造プロセスで実現できるシール ド方法の例を次に説明する。

【0152】図42(a), (b)に、シールドを施し た配線の一実施例のそれぞれ平面図および断面図を示 す。図中、101は半導体基板、104はSiO2、1 08は第1の配線層、109a, 109b, 109cは 第2の配線層、113,114は層間絶縁膜、115は 保護膜である。109bが基準電圧VRの配線である。

その周囲の108,109,109cがシールド用の配 線であり、一定電位(ここでは接地)に固定されてい る。109bの下方に108を設けたことにより基板1 01との容量結合による雑音を防止でき、左右に109 a, 109cを設けたことにより隣接する配線(図示せ ず)との容量結合による雑音を防止できる。 図42 (c)および(d)は、シールドを施した配線の他の実 施例である。本実施例では、VRを第1の配線層108 bで配線し、その左右(108a, 108c)、下方 (106) および上方 (109) にそれぞれシールド用 配線を設けている。上方にもシールド配線を設けること により、上方の空間を通した容量結合による雑音をも防 止でき、シールドがより効果的になる。

【0153】さらに図61(a), (b)のように、コ ンタクト孔116a, 116c、およびスルーホール1 17a, 117cを設けてシールド用配線同士を接続す れば、シールドが完全になる。図61(c),(d)に シールドを施した配線の他の実施例を示す。本実施例で は、多結晶シリコン層106がVRの配線である。その 下方にはウェル112が形成され、P形拡散層107

37

を介して、上方の第1の配線層108に接続されてい る。すなわち、106の周囲を112, 107a, 11 6a, 108, 116c, 107cで囲むことによりシ ールドしている。本実施例の利点は、シールドに第2の 配線層を使用していないので、これを図61(c)の1 09に示すように、他の目的に使用できることである。 これは、たとえばVRの配線と他の配線とが交差する部 分に使用するのに有効である。

【0154】なお、以上のようなシールドにより、VR と接地との間に寄生容量が付くが、これはむしろ好まし 10 い効果をもたらす。この寄生容量は、Va配線の高周波 に対するインピーダンスを低減させ、高周波雑音をバイ パスさせる、いわゆるデカップリングコンデンサとして 働くからである。シールド線だけでは、デカップリング コンデンサとして静電容量が不足の場合は、別にキャパ シタと負荷してももちろんさしつかえない。

【0155】上の例では、シールド線を固定する電位は 接地電位としているが、安定な電位ならば必ずしも接地 電位でなくてもよい。しかし、接地電位にするのが、最 も簡単であり、しかも上に述べたように寄生容量がデカ 20 ップリングコンデンサとして働くので望ましい。特に、 基準電圧発生回路用の接地配線(図40,図41に示す 8の部分)に接続するのが、他の回路の動作によって発 生する雑音を避ける意味でよい。前述のようにVR # V ccを基準にして発生される場合は、シールド線はVccに 固定する方がよい。

【0156】図43に回路配置および配線の他の実施例 を示す。図中、1は半導体メモリチップ、3は周辺回 路、7a,7b,7cはそれぞれ内部電源電圧VLを発 生する駆動回路、14a, 14b, 14c, 14dは駆 30 動回路の出力を電源として用いて電圧振幅VLのパルス ϕ_{P1} , ϕ_{P2} , ϕ_{P3} , ϕ_{P4} を発生するパルス発生回路、2 a, 2b, 2c, 2dはそれぞれφρι, φρ2, φρ3, φ P4によって動作する微細MOSトランジスタを用いたメ モリアレーである。なお、ここでは基準電圧発生回路 は、記載を省略してある。図44にこれらの回路の動作 タイミングを示す。

【0157】本実施例の半導体メモリチップ1には単一 の外部電源電圧Vcc(たとえば5V)が印加されてい た内部電源電圧VL(たとえば3V)が出力され、パル ス発生回路14a, 14b, 14c, 14dにそれぞれ 入力されている。そして、パルス発生回路には図44に 示すタイミングパルスørと、アドレス信号aiと逆相の **/aiが入力されている.**

【0158】周辺回路3は、外部アドレス信号Aiを受 けて内部アドレス信号aiおよび/aiを、外部制御信号 (ここではロウアドレスストローブ信号/RAS, カラ ムアドレスストローブ/CAS、および書込みエネーブ ル信号/WE)を受けて内部タイミングパルスørを発 50 費電力を低減できる。ここで図44に示すように、14

生する。周辺回路は、チップの集積度にはあまり影響し ないのであえて微細索子を用いる必要がないこと、およ び注飛インタフェースの都合により、外部電源電圧Vcc で直接動作させているが、もちろん内部電源電圧で動作 させてもよい。

【0159】メモリはアドレスによって選択されたアレ ーのみが動作する。この例では、ai= "0" (/ai= "1")のときアレー2aと2cが選択(2bと2dは 非選択)、ai= "1" (/ai= "0")のときアレー 2bと2dが選択(2aと2cは非選択)の状態とな る。そのために、選択されたアレー用のパルスのみが出 力される。すなわち、図44に示すように、ai= "O"のときは、パルス発生回路14aと14cがタイ ミングパルスφェによりφρι, φρ3を出力してアレー2 aと2cを、逆にai= "1" のときは、パルス発生回 路146と14 dがタイミングパルスゆ によりゆ P2. φP4を出力してアレー2bと2dを動作させる。

【0160】本実施例の特徴は、各駆動回路を各パルス 発生回路に近接して配置し、しかもパルス発生回路14 bと14cとで駆動回路7bを共有していることであ る。そのため、図3に比べて配線が短くなり、配線のイ ンピーダンスが小さくなり、これによって発生する雑音 のレベルを抑えることができる。また、図4に比べて、 駆動回路数が1個減り、これによってチップ占有面積と 消費電力の低減が実現できる。しかも、パルス発生回路 146と14cとは同時には動作しないので、駆動回路 7 bは1個のパルス発生回路のみを駆動できればよく、 電流駆動能力を2倍にする必要はない。

【0161】パルス発生回路14a~14dは、たとえ ば図45(a), (b) に示した回路で実現できる。図 45 (a) において、51は、PチャネルMOSトラン ジスタQ51、Q52とNチャネルMOSトランジスタ Q53、Q54から成る2入力NAND回路である。この回 路の電源はVccであり、入力はタイミングパルスとアド レス信号ai (または/ai) である。52は、Pチャネ ルMOSトランジスタQ55とNチャネルMOSトランジ スタQ56から成るインバータであり、その電源はVLで ある。aiが"1"(電位Vcc)のときにøīが入力され ると、内部電源VLの振幅のパルスφrが入力される。な る。駆動回路7a,7b,7cからは $oldsymbol{V}$ ccから降下させ $oldsymbol{40}$ お、ここでは $oldsymbol{N}$ AND回路は外部電源電圧 $oldsymbol{V}$ ccで動作さ せているが、内部電源電圧VLで動作させてもよい。

【0162】図46は、図43の実施例に比べて、駆動 回路の数をさらに1個減らした例である。アドレス信号 ai, /ai、タイミングパルスøt、およびパルスøpi ~ φρ4は、図43で説明したものと同じである。

【0163】本実施例では、パルス発生回路14aと1 4bとで駆動回路7aを、14cと14dとで7bをそ れぞれ共有している。そのため、図43の実施例に比べ て、駆動回路数が1個減り、これによるチップ面積と消

aと14b、14cと14dとはそれぞれ同時には動作しない。したがって、駆動回路7aと7bとはそれぞれ 1個のパルス発生回路のみを駆動できればよく、駆動能力を2倍にする必要はない。

39

【0164】図47は、メモリアレーが8個の分割され ている場合に本発明を適用した実施例である。図中、1 は半導体チップ、3は周辺回路、2a~2hはメモリア レー、7a, 7bは駆動回路、14a~14hはパルス 発生回路である。本実施例では、8個のアレーのうち2 個がアドレス信号ai. aiによって選択され、選択され 10 たアレーのみが動作する。すなわち、aiaj="00" "11" のときは2dと2hがそれぞれ選択される。そ のため、選択されたアレー用のパルス ϕ Pk(k=1~ 8) のみが出力される。 すなわち、 図48に示すよう に、アドレス信号aiaj= "00" のときはパルス op ϕ_{1P5} , $a_{i}a_{j} = "01"$ のときはパルス ϕ_{P2} と ϕ_{P6} 、 aiaj= "10" のときはパルス фP3と ФP7、aiaj= "11"のときはパルスゆヒュとゆヒがそれぞれ出力され る。これらのパルス ϕ_{Pk} ($k=1\sim8$) は、 ϕ_{T} のタイ ミングで出力されるパルスであり、その振幅は内部電源 電圧VLである。

【0165】本実施例では、メモリアレーを動作させるための8個のパルス発生回路で2個の駆動回路7a,7bを共有している。このようにすることにより、駆動回路数を大幅に減らすことができ、占有面積と消費電力の低減を実現することができる。

【0166】 [DRAMへの適用例] 最後に、本発明を DRAMに適用した例について述べる。図49は本発明 30 を適用したDRAMの構成図である。図中、201は電 源電圧(Vcc)供給用ボンディングパッドで、外部電源 に接続されている。202は差動増幅器、203は内部 降圧された電源電圧 (VL) の供給線、204はPチャ ネルMOSセンスアンプの駆動MOSトランジスタ、2 05はNチャネルMOSセンスアンプの起動MOSトラ ンジスタ、206はPチャネルMOSセンスアンプ、2 07はNチャネルMOSセンスアンプ、208はメモリ セル、209はPチャネルMOSセンスアンプのN形ウ ェル部、210はセルアレー部とセンスアンプ部を含む 40 メモリブロック、211はXデコーダ、212はYデコ ーダ、213はショート・プリチャージ信号線、214 は電源線VL/2である。電源電圧Vccは、Xデコー ダ、Yデコーダ、ゲート保護ならびに信号発生回路など の周辺回路で使う。内部降圧された電源電圧Viは、本 実施例の場合、センスアンプ駆動MOSトランジスタ2 04につながるPチャネルMOSトランジスタのバック ゲート(ウェル)とYデコーダの一部に使っている。 【0167】センスアンプのようないわゆるCMOS回

ランジスタはN形のウェル内に形成されるのが普通である。この場合、図50の断面図に示すように、Nウェル (PチャネルMOSトランジスタのバックゲート)の電位は外部電源電圧Vccではなく、そのソースに供給される動作電圧(この場合はVL)とするのが望ましい。この理由を次に述べる。

[0168] たとえばVcc=5V, VLi=3Vとする と、データ線プリチャージレベルが1.5Vであるか ら、センスアンプ起動前、PチャネルMOSトランジス タには1.5Vのバックゲートバイアスがかかり、起動 後はOVになる。図6を参照すると、センスアンプ起動 前のしきい値電圧(絶対値)は約0.86V、起動後は 約0.57Vである。もしNウェル電圧をVcc (=5 V) としていると、各々1.1V, 0.92Vとなる。こ れはV11とした場合に比較してあまりに大きい。図51 は、上記DRAMのセンス系の動作速度を、Pチャネル MOSトランジスタのしきい値電圧に対してプロットし た図である。同図からわかるように、0.1 Vのしきい 値電圧上昇は約2 n s の遅延に相当するので、この場合 20 Nウェル電圧をVL1 (=3V) とすることで約5ns以 上の高速化が実現できることがわかる。超高集積化時代 のCMOSLSIは、より動作電圧を下げ、基板(ウェ ル) 濃度を上げる (バックゲートバイアス効果が大きく なる) 傾向があるので、上記本発明の効果はさらに重要 になる。

【0169】ここで、Nウェル電圧をPチャネルMOSトランジスタに供給される内部電源電圧VLと等しくするにあたり、容量結合などによるNウェル電圧の変動が懸念される。図49に示した実施例は、データ線はVL/2にプリチャージされるので、PチャネルMOSトランジスタが動作するとき、ドレイン電圧が上昇するのもと下降するものとが対を成し、雑音はきわめて小さい。したがって、Nウェル電圧の変動によるラッチアップ等の問題は発生しない。

【0170】以上、センスアンプを例にとって説明したが、同様の手法は、他のCMOS回路に対しても適用できる。またDRAMに限らず、2種類以上の異なる動作電圧を有するCMOS・LSIならば適用可能である。また、本発明の実施例において、半導体の導電形、電位関係をすべて逆にしても、本発明が成立することは明らかである。

【0171】以上説明したように、本発明によれば、電 圧リミッタ回路が多くの種類の負荷を駆動する必要があ り、また負荷の種類や大きさが動作モードによって変動 する場合でも、負荷の種類や動作モードに応じた最適な 位相補償が可能になり、電圧リミッタの動作を安定化で きる。

ゲート(ウェル)とYデコーダの一部に使っている。 【0172】また、内部電圧を電源として用いる負荷回 【0167】センスアンプのようないわゆるCMOS回 路が半導体チップ内に複数個ある場合、各駆動回路から 路の場合、P形の基板を用いると、PチャネルMOSト 50 各負荷回路までの配線を短くすることができるので、雑 音レベルを低く抑えることができる。また、駆動回路の 駆動能力を増加させることなく、回路数を減らすことが できるので、占有面積および消費電力を低減することが できる。

41

【0173】また、内部降圧された動作電圧を用いるC MOS回路において、ウェル内に形成されているトラン ジスタのバックゲート (ウェル) の電圧を降圧された電 圧と等しくすることにより、回路の高速化が可能にな る、超高集積化LSIの高信頼性、高速性を併せて実現 することができる。

【0174】 〔第3グループ〕 上記技術の問題点は、内 部電圧を外部から検査する方法について考慮されていな いことである。たとえば電圧リミッタを有するメモリレ SIの場合、電圧リミッタで発生した内部電圧値が設計 値から外れていると、内部回路の動作マージンが狭くな ったり、誤動作したりする。しかし、メモリLSIをメ モリテスタ等で検査する場合、内部電圧値を知ることが できないと、上記のような問題は容易に確かめることが できない。

【0175】内部電圧端子にパッドを設けて、そのパッ 20 ドにメモリテスタを接続すれば、外部から内部電圧値を 知ることができる。しかしこの方法には次のような問題 点がある。

【0176】第1に、パッドからメモリテスタまでの配 線が受ける雑音によって、測定値に誤差が生ずる。

【0177】第2に、メモリテスタの入力インピーダン スによって電圧値が変化することがある。

【0178】第3に、メモリテスタはアナログ電圧を測 定することになるので、デジタル信号を取扱うよりも測 定に時間がかかる。

【0179】本実施例の目的は、上記の問題点を解決 し、内部電圧を外部からメモリテスタ等で検査すること が容易な半導体装置を提供することにある。

【0180】上記目的を達成するため、本実施例では、 外部から指定された電圧と内部電圧とを比較する手段 と、その比較結果を出力する手段を設ける。

【0181】外部から指定された電圧と内部電圧とを比 較し、その比較結果を出力することにより、外部に取り 出す信号はデジタル信号になる。したがって、前述の内 部電圧端子から直接取り出す場合に比べて、雑音や測定 40 器の入力インピーダンスの影響を受けにくく、またメモ リテスタ等で検査することが容易になる。

【0182】以下、図面を参照して本実施例を説明す る。以下の説明では、本発明をDRAMに適用した例を 示すが、本発明はDRAMに限らず他の半導体装置にも 適用できる。

【0183】図52に本実施例を示す。これは電圧リミ ッタを有するDARMである。図中、1は半導体チッ プ、2はDRAMのメモリアレー、3はDARMの周辺 回路、4は電圧リミッタ、5は比較回路、6はマルチプ 50 Sよりも先に印加される。逆に図53(b)のように、

レクサおよび出力バッファ、8はテストエネーブル信号 発生回路である。電圧リミッタ4は、外部電源Vccをも とに、Vccよりも低い内部電源VLを発生する。DRA Mの周辺回路3は外部電源Vccによって動作するが、メ モリアレー2は内部電源VLの電圧を動作する.

【0184】本実施例において内部電源VLの電圧を検 査する方法について説明する。

【0185】比較回路5は、VLと比較用電圧Vsとを比 較する。本実施例では、Vsを入力する端子は、DRA 10 Mのデータ端子Dinと兼用であるが、専用の端子でもよ いし、他の端子、たとえばアドレス端子の一つと兼用し てもよい。比較回路の出力Cは、マルチプレクサおよび 出力バッファ6を介して出力される。本実施例では、C を出力する端子は、DRAMのデータ出力端子Doutと 兼用であるが、専用の端子でもよい。

【0186】比較出力Cは、VL>Vsのときは高レベ ル、V_L<V_Sのときは低レベルになる。したがって、D inに印加する比較用電圧Vsを変えてDoutを観測するこ とにより、内部電圧VLを知ることができる。

【0187】たとえば、外部電源Vccが、

Vccmin \le Vcc \le Vccmax ... (1) の範囲で、VLがVLminよりも高くVLmaxよりも低くな ければならないとする。これを検査するには、まず、D inにVLainを印加してVccをVccainからVccaaxまで変 化させ、Doutが常に高レベルであることを確認する。 次に、DinにVccmaxを印加してVccをVccminからV ccmaxまで変化させ、Doutが常に低レベルであることを 確認すればよい。

【0188】このようにDout端子から出力される信号 30 が高レベルか低レベルというデジタル信号であること が、本発明の特徴である。したがって、アナログ電圧を 直接出力する場合に比べて、雑音やメモリテスタの入力 インピーダンスによる誤差を避けることができ、メモリ テスタで検査することが容易になる。

【0189】テストエネーブル信号TEは、VLを検査 するモードであるか、通常の読出し/書込みモードであ るかを示す信号である。この信号は、比較回路5をエネ ーブルするた、およびマルチプレクサおよび出力バッフ ァ6を切り替えるために用いられる。 TEを入力するた めの専用の端子を設けてもよいが、本実施例では、TE を発生するための回路8を設けてある。この回路は、D RAMのロウアドレスストローブ信号(/RAS)、カ ラムアドレスストローブ信号(/CAS)、および書込 みエネーブル信号 (/WE) が印加されるタイミングの 組合せによってTEを発生する。

【0190】これを図53(a),(b)を用いて説明

【0191】DRAMでは、通常の読出し/書込みモー ドのときは、図53 (a) のように、/RASは/CA /CASが/RASよりも先に印加され、しかもそのときの/WEが低レベルであったとき、回路8は、VL検査モードの指定であると判断し、TEを発生する。なお、/RAS、/CAS、/WEのタイミングの組合せによって特殊な動作モードを指定する方法については、たとえばアイ・エス・エス・シー・シー、ダイジェスト・オブ・テクニカル・ペーパーズ、第18頁から第19頁、1987年2月(ISSCC Digest of Technical Papers、pp.18-19、Feb.1987)あるいは、アイ・エス・エス・シー・シー、ダイジェスト・オブ・テクニカル・ペーパーズ、第286頁から第287頁、1987年2月(ISSCC Digest of Technical Papers、pp.286-287、Feb.1987)において論じられている。

【0192】ここで V_L の検査に用いる専用の信号 (V_S , C、およびTE)の入出力方法について補足しておく。

【0193】これらの信号の専用の端子を設けてもよいことは、上に述べたとおりである。しかし、図1の実施例では、Vsの入力端子はDinと、Cの出力端子はDout 20とそれぞれ兼用であり、TEは/RAS,/CAS,/WEのタイミングの組合せにより作られる。この方式の利点は、DRAM本来の端子のみを用いてVLを検査できることである。したがって、ウエハ状態での検査だけでなく、パッケージに組立てた後の検査も可能になる。【0194】図54に比較回路5の一例を示す。

【0195】図54において、20はV_LおよびV_Sを入力とし、ノード27を出力とする差動増幅器であり、NチャネルMOSトランジスタ21,22,23とPチャネルMOSトランジスタ24,25から成る。30はノ 30ード27を入力としてを出力とするインバータであり、NチャネルMOSトランジスタ31とPチャネルMOSトランジスタ32から成る。V_LがV_Sよりも高いときはノード27が低レベル、出力Cが高レベルになる。V_LがV_Sよりも低いときはノード27が高レベル、出力Cが低レベルになる。

【0196】比較回路としては単独の差動増幅器でもよいが、本実施例のように差動増幅器の出力をさらにインバータで増幅するようにした方が、出力Cのレベルに確実に高レベル(≒Vcc)、低レベル(≒OV)にできる 40ので望ましい。

【0197】本回路では、MOSトランジスタ21のゲートにTEが入力されているので、VL検査モードのとき (TEが高レベルのとき)以外は差動増幅器に電流が流れない。これにより通常動作時の消費電力の増加を防止できる。また、通常動作時はPチャネルMOSトランジスタ26が導通しているので、ノード27は高レベルに固定されている。

【0198】次に、本発明に用いるマルチプレクサおよび出力バッファ6の実現方法について説明する。

44

【0199】図55はマルチプレクサおよび出力バッファの一例である。図55中、41,42、および49~52はインバータ、43~48はNAMDゲート、53および54はNチャネルMOSトランジスタである。この回路は、DRAMのデータ出力doutと比較回路の出力Cのうちの一方を選択して、出力端子Doutに出力する回路である。いずれを選択するかは、TE(前述のテストエネーブル信号)およびOE(DRAMの出力エネーブル信号)によって決定される。TEが高レベル、OEが低レベルのとき(説出しモードのとき)は、doutが、それぞれ選択・出力される。TE、OEがともに低レベルのとき(書込みモードもしくは特機状態のとき)は出力端子Doutは高インピーダンスである。

【0200】図56に本発明の他の実施例を示す。前実施例との相違点は、比較用電圧としてVs1, Vs2の2個が入力されており、比較回路5-1, 5-2の2個が設けられていることである。

【0201】比較回路5-1は内部電圧 $V_L \ge V_{S1} \ge E$ 、5-2は $V_L \ge V_{S2} \ge E$ それぞれ比較する。比較出力 C_1 は、 $V_L > V_{S1}$ のときは高レベル、 $V_L > V_{S2}$ のときは低レベルになる。比較出力 C_2 は、 $V_L > V_{S2}$ のときは低レベル、 $V_L < V_{S2}$ のときは高レベルになる。外部に出力される信号Cは、 $C_1 \ge C_2 \ge A$ NDゲート9によって論理積をとった結果である。

【0202】本実施例は、データ入力端子と出力端子とが兼用で、4ビット同時に読出し/書込みされる。いわゆる×4ビット構成のDRAMである。そこで、比較用電圧Vs1とVs2との入力、および比較結果Cの出力には、4個のデータ入出力端子I/Oo~I/Ooのうちの3個を利用している。前実施例のような×1ビット構成DRAMの場合は、たとえばCの出力にはDoutを、Vs1、Vs2の入力にはDinまたはアドレス端子のうちの2個を利用すればよい。

【0203】本実施例の利点は、 V_L がある範囲内にあるか否かが一度の検査でわかることである。たとえば、 V_L が V_L minよりも高く V_L maxよりも低くなければならないとする。これを検査するには、 $V_{S1} = V_L$ min, $V_{S2} = V_L$ maxとすればよい。 V_L maxのときに限り、Cは高レベルになる。

【0204】図57に本発明の他の実施例を示す。

【0205】前述の2実施例との相違点は、比較用電圧 V_5 をデジタル信号で指定し、それをDA変換すること により比較用電圧 V_5 をDACで作っていることである。本実施例では、デジタル信号 S_0 \sim S_3 の入力端子は アドレス端子 A_1 と兼用である。

【0206】入力されたデジタル信号は、DAコンバー タ10によってアナログ電圧Vsに変換される。DAコ 50 ンバータに与える基準電圧は、Vccでもよいが、専用の 電圧V_Rの方が望ましい。内部電圧V_LのV_{CC}依存性を測定できるからである。本実施例ではV_Rの入力端子は、 DRAMのデータ入力端子Dinと兼用である。

45

【0207】本実施例の特徴は、出力だけでなく入力デジタル信号であることである。そのため、前実施例に比べてメモリテスタによるテストがさらに容易になる。なお、本実施例では比較用電圧はVs 1 個だけであるが、前実施例のように2個にしてもよいことはもちろんである。

 $V_8 = (V_R/16) \cdot (8S_3 + 4S_2 + 2S_1 + 1S_0)$... (2

で与えられる。ただし、インバータ62の出力インピー ダンスは抵抗R、2Rに比べて十分小さいと仮定してい ス

【0210】図58(b)にDAコンバータの他の実施※

 $V_i = (i/16) \cdot V_r$

のうち、1つを選択して出力Vsとする。この選択は、 入力信号So~S3をデコーダ71でデコードした信号T o~T15によって行われる。この回路の特徴は、負荷の インピーダンス(図57の比較回路5の入力インピーダ ンス)が十分大きければ(図54の回路は、この条件を 20 満たしている)、出力電圧VsはMOSトランジスタ7 2のオン抵抗の影響を受けないことである。

【0211】なお、図58(a),(b)はいずれも4ビットのDA変換器である。しかし、ビット数は、どの程度正確に内部電圧VLを設定する必要があるかにより増減してもよいことは言うまでもない。

【0212】図59に本発明の更に他の実施例を示す。本実施例の特徴は、内部電圧VLをAD変換して出力することである。そのため、デジタル信号So~S3を記憶するためのレジスタ80が設けられている。以下、本実30施例の動作を図60のタイミング図に従って説明する。【0213】/RAS、/CAS、/WEのタイミングの組合せによりテストエネーブル信号TEを発生することは前実施例と同様である。この時点でレジスタ80の内容は、最上位ビットS3のみが"1"、他は"0"という状態に設定される。このとき、比較用電圧VsはVB/2に等しい。このVsと内部電圧VLとを比較した結果、C=1すなわちVL>VB/2ならば、最上位ビットS3はそのまま"1"に保たれ、C=0すなわちVL<VB/2ならばS3は"0"にリセットされる。40

【0214】次にレジスタの S_2 が"1"にセットされる。このとき、比較用電圧 V_S は V_R /4または $3V_R$ /4である。この V_S と内部電圧 V_L とを比較した結果、C=1ならば S_2 はそのまま"1"に保たれ、C=0ならば S_2 は"0"にリセットされる。以下同様にして、 S_1 、 S_0 が順次に決定される。

【0215】以上の動作はクロックに同期して行われ る。本実施例では/CASをクロックとして用いてい る。すなわち、まず/CASを/RASよりも先に低レ ベルにしてVL検査モードを指定する。これによりTE ★50 図。

*【0208】次に、本実施例に用いるDAコンバータに ついて説明する。

【0209】図58(a)にDAコンバータの一例を示す。図中、61および62はインバータ、Rおよび2Rは抵抗である。ここではインバータ62の電源は基準電圧 V_R である。端子 $S_0 \sim S_3$ からデジタル信号が入力されると、インバータ62の出力電圧は入力信号に応じて V_R または0Vになる。出力 V_S の電圧は、

※例を示す。図中、71はデコーダ、72はMOSトラン

ジスタ、Rは抵抗である。この回路は、基準電圧VRを

 $(i = 0 \sim 15)$... (3)

抵抗分割した電圧

★が高レベルになる。次に、/RASは低レベルに保った まま、/CASを上げ下げすることにより、上記のAD 変換が行われる。この間、出力端子Doutには各回の比 較結果が順に現れるので、Doutを観測することによ

り、AD変換の結果を知ることができる。 【0216】

【発明の効果】本発明によれば、内部電圧の検査結果が デジタル信号で外部に出力されるので、内部電圧を外部 からメモリテスタなどで検査することが容易になる。

【0217】以上本発明によれば、超大規模半導体集積 回路を実際に設けることができ、かつ、これらの特性, 安定動作等も達成することができる。

【図面の簡単な説明】

【図1】本発明の第1のグループの実施例を説明する 図

【図2】本発明者らが発見した問題点を説明する図。

【図3】本発明者らが発見した問題点を説明する図。

【図4】本発明者らが発見した問題点を説明する図。

【図5】本発明者らが発見した問題点を説明する図。

【図6】本発明者らが発見した問題点を説明する図。

【図7】(a), (b)は従来技術を説明する回路図。

【図8】本発明の第1のグループの実施例を説明する図。

【図9】本発明の第1のグループの実施例を説明する 図、

【図10】本発明の第1のグループの実施例を説明する 図、

【図11】本発明の第1のグループの実施例を説明する図。

【図12】本発明の第1のグループの実施例を説明する図.

【図13】 本発明の第1のグループの実施例を説明する 図。

【図14】本発明の第1のグループの実施例を説明する 87

図.


47


- 【図15】本発明の第1のグループの実施例を説明する図。
- 【図16】本発明の第1のグループの実施例を説明する 図
- 【図17】本発明の第1のグループの実施例を説明する 図
- 【図18】本発明の第1のグループの実施例を説明する 図
- 【図19】本発明の第1のグループの実施例を説明する 図
- 【図20】本発明の第1のグループの実施例を説明する 図、
- 【図21】 本発明の第1のグループの実施例を説明する 図.
- 【図22】本発明の第1のグループの実施例を説明する 図
- 【図23】本発明の第1のグループの実施例を説明する図。
- 【図24】本発明の第2のグループの実施例を説明する 図。
- 【図25】本発明の第2のグループの実施例を説明する図。
- 【図26】本発明の第2のグループの実施例を説明する 図。
- 【図27】本発明の第2のグループの実施例を説明する図。
- 【図28】 本発明の第2のグループの実施例を説明する 図
- 【図29】本発明の第2のグループの実施例を説明する図、
- 【図30】本発明の第2のグループの実施例を説明する 図.
- 【図31】 本発明の第2のグループの実施例を説明する 図。
- 【図32】本発明の第2のグループの実施例を説明する 図
- 【図33】本発明の第2のグループの実施例を説明する 図
- 【図34】本発明の第2のグループの実施例を説明する図。
- 【図35】本発明の第2のグループの実施例を説明する 図、
- 【図36】 本発明の第2のグループの実施例を説明する 図
- 【図37】本発明の第2のグループの実施例を説明する 図
- 【図38】本発明の第2のグループの実施例を説明する


【図39】 本発明の第2のグループの実施例を説明する 図


【図40】本発明の第2のグループの実施例を説明する 図

- 【図41】本発明の第2のグループの実施例を説明する 図
- 【図42】本発明の第2のグループの実施例を説明する図。
- 10 【図43】本発明の第2のグループの実施例を説明する 図
 - 【図44】本発明の第2のグループの実施例を説明する 図
 - 【図45】本発明の第2のグループの実施例を説明する 図
 - 【図46】本発明の第2のグループの実施例を説明する 図
 - 【図47】本発明の第2のグループの実施例を説明する図。
- 20 【図48】本発明の第2のグループの実施例を説明する 図。
 - 【図49】本発明の第2のグループの実施例を説明する図。
 - 【図50】本発明の第2のグループの実施例を説明する 図
 - 【図51】本発明の第2のグループの実施例を説明する
 ☑
 - 【図52】本発明の第3のグループの実施例を説明する 図
- 30 【図53】本発明の第3のグループの実施例を説明する図。
 - 【図54】本発明の第3のグループの実施例を説明する図。
 - 【図55】本発明の第3のグループの実施例を説明する 図。
 - 【図56】本発明の第3のグループの実施例を説明する図。
 - 【図57】本発明の第3のグループの実施例を説明する図。
- 40 【図58】本発明の第3のグループの実施例を説明する図。
 - 【図59】本発明の第3のグループの実施例を説明する 図
 - 【図60】本発明の第3のグループの実施例を説明する 図
 - 【図61】本発明の第2のグループの実施例を説明する図。












【図16】 【図14】 **2**16 図14 Ø Ø Ø 【図17】 P等核 图17 Ø 【図20】 Ø]⊠¦ Ø ⊠. 18 図20 **123** Ø l Ø Ø Ø Ø X. Ø ⊠. XI. Ø X Ø Ø Ø X Ø Ø Ø Ø Ø Ø Ø \boxtimes X N基权


P基板










VROUDED TO TE TO T











【図47】 【図46】 図47 图46 メモリセルアレー AL.D. W,43 メモリセルアレー メモリセルアレー メモリセルアレー ecies 28. メモリセルアレー メモリセルアレー 70 メモリセルアレー et, eş £1,41 メモリセルアレー メモリセルアレー †τ 41,4} メモリセルアレー 【図48】 【図49】 図48 閏49 ai (āl) 0 aj (#3) 0 0 1 \$pi Ppz. 473 **†**P¢ デックな 419 TPS 477


メ デフ・ケ

41

d++1)


71. J.

【図50】




【図52】


⊠5 2




【図54】




【図51】



【図53】




【図55】




【図56】

⊠56




【図57】


図57




【図58】

⊠68





【図59】







.....

【図61】

四61





フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

HO1L 27/108

HO1L 27/10

681C 681E

(72)発明者 青木 正和

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72) 発明者 伊藤 清男

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72) 発明者 田中 均 (72)発明者 中込 儀延 東京都小平市上水本町5丁目22番1号 株 東京都国分寺市東恋ケ窪1丁目280番地 式会社日立超エル・エス・アイ・システム 株式会社日立製作所中央研究所内 ズ内 (72)発明者 池永 伸一 Fターム(参考) 5F083 AD00 GA01 GA05 GA09 GA11 東京都国分寺市東恋ケ窪1丁目280番地 KA15 LA17 LA18 LA21 LA30 株式会社日立製作所中央研究所内 ZA20 ZA29 (72) 発明者 衛藤 潤 5H420 NB02 NB25 NB35 NC03 NC26 東京都国分寺市東恋ケ窪1丁目280番地 NC33 NE26 株式会社日立製作所中央研究所内 5L106 AA01 AA02 DD03 EE05 EE08 (72)発明者 三宅 規雄 FF01 GG05 東京都小平市上水本町1450番地 株式会社 5M024 AA24 AA90 BB29 BB30 BB33 日立製作所武蔵工場内 .BB34 BB35 BB36 FF02 FF07 (72)発明者 野田 孝明 FF23 HH10 HH11 LL03 LL17 東京都小平市上水本町1450番地 株式会社 LL19 MM04 PP01 PP02 PP03 日立製作所武蔵工場内 PP04 PP05 PP07 PP09 PP10